2019 Fiscal Year Research-status Report
単一光子検出型イメージセンサにおける撮像と再構成処理による高品質な画像の取得
| Project/Area Number |
19K12025
|
|---|
| Research Institution | Tokyo University of Science |
|---|
Principal Investigator |
浜本 隆之 東京理科大学, 工学部電気工学科, 教授 (10297624)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
杉村 大輔 津田塾大学, 学芸学部, 准教授 (10712052)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | イメージセンサ / 単一光子検出 / 再構成処理 |
|---|
| Outline of Annual Research Achievements |
本研究は、PD 部で画素毎に光子の入力の有無を判定することでA/D 変換を行い、後段の処理部で信号処理を施すことで、画像の使用目的に合わせた高品質画像を取得できる、柔軟な撮像技術を確立することを目的としており、本年度はその基礎となる再構成のための信号処理方式の検討と、ビットプレーン画像群を取得するためのLSI回路の基礎について、以下のような項目について検討した。
（1）ビットプレーン画像群からの画像再構成処理方式の検討：入射光の揺らぎに伴い、ビットプレーン情報を単純に累積させるだけでは、ノイズを十分に削減することができない。このような問題に対処するために、ビットプレーン画像群を再構成する際に、効率的にノイズを除去する手法を検討した。フレーム間の動き量に着目し、一定時間内のビット情報の分散といった統計情報を用いることで、正確な動き情報を取得する手法について複数のアルゴリズムを検討した。さらに、その動きベクトル情報を用いて画像を再構成することで、画質が大幅に改善することを確認した。
（2）ビットプレーン情報の適切な計数方法の検討：ビットプレーン画像群はフレームレートが極めて高いため、イメージセンサ上でどのようにビット情報を保持し、出力するかが重要である。そこで、カウンタ回路の構成法について、複数段階に分割して計数する方法を、分割数やそれぞれのビット数について検討した。
（3）基本回路のテスト用LSI の設計と評価：１光子を検出できる高感度な特性を実現するために、汎用のLSIプロセスを用いて設計試作したSPAD回路や制御回路、カウンタ回路等の基本回路について、評価ボードを作成した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ビットプレーン画像群からの再構成処理方式の検討については、概ね計画通りに進んでいる。被写体の動きに合わせて再構成する手法については、当初の予定より早く着手しており、等速度運動だけでなく、途中で加速をしている被写体の動きを推定する手法についても検討を始めている。被写体の形状や明るさが変化する場合についても、引き続き検討していく予定である。
ハードウェア面では、所望のビットプレーン画像を取得するシステムの構築を目指しているが、今後、作成した評価ボードを用いて、SPAD回路や制御回路の性能を評価する予定である。その結果により、基本的な回路構成の見直し、性能の向上を目指したい。
|
| Strategy for Future Research Activity |
2020年度は、広DRや動きボケ抑制等をめざした撮像および再構成処理方式の検討を行う。広DR 化を図るための閾値比較方式や、さらに正確な動き情報に基づく再構成処理方式など、いくつかを検討した上で、その性能限界を明らかにする。また、撮像の目的にあわせて、再構成画像の時間解像度や空間解像度、ダイナミックレンジを適応的に設定できる方式についても検討したい。
さらに、前年度に作成したボードを用いた評価結果を踏まえて、撮像回路や制御回路、カウンタ回路の見直しを行った上で、撮像システムの構築に向けたイメージセンサLSIの設計について検討する。
|
| Causes of Carryover |
（理由）LSI設計等に使用するコンピュータの費用を増額し、消耗品の費用を削減する等の調整を行ったため、予定よりも支出の総額が少なくなったためである。
（使用計画）次年度に新たなLSIを試作する際に、その試作費やボード設計の費用のため適切に活用する予定である。
|
