2020 Fiscal Year Annual Research Report
Ge-on-Insulator基板上のSteep SlopeトンネルFETの実現
| Project/Area Number |
19K15028
|
|---|
| Research Institution | Kyushu University |
|---|
Principal Investigator |
山本 圭介 九州大学, 総合理工学研究院, 助教 (20706387)
|
|---|
| Project Period (FY) |
2019-04-01 – 2021-03-31
|
| Keywords | トンネルFET / Ge-on-Insulator / 移動度 |
|---|
| Outline of Annual Research Achievements |
代表者は、集積回路の超低消費電力化に向けて「Geトンネル電界効果トランジスタ（FET）」実現のための基盤プロセス技術の研究を行っている。令和2年度は「(1)新規手法による高品質Ge-on-Insulator（GOI）の作製」「(2)電流駆動力向上に向けたデバイス構造の検討」に取り組んだ。
(1)に関して、Geの集積回路応用のためには、薄膜Geが絶縁膜を介して支持基板上に形成されたGOIが必須である。これまでに代表者は、低欠陥Geのエピタキシャル成長とSmart-Cut法を組み合わせた手法にてGOI基板の伝導型制御に成功しているが、依然として残留欠陥の量が無視できない水準である点が課題であった。そこで新規に、Si-on-Insulatorの研究開発の初期に提唱されていた、貼り合わせとエッチングによる薄膜化(エッチバック)法に着目した。検討の結果、フッ酸・過酸化水素・酢酸の混合溶液がGeを適切な速度でかつ表面平坦性を改善しながらエッチングできることを見出し、Si基板上に貼り合わせたバルクGeをこの溶液を用いてエッチバックを行い、高品質なGOIの作製に成功した。本手法はバルク基板を出発材料として用いるため、他の手法と比較して極めて低欠陥・高品質のGOI作製が可能である。
(2)に関して、一般にトンネルFETはON電流の駆動力が小さいため、その改善に向けた様々な素子構造が提案されている。本研究では通常のMOSFETを用いて、キャリア注入源であるソース電極と伝導路であるチャネルとの接合の形状と、電流駆動力との関係性を調査した。検討の結果、反応性イオンエッチングによってチャネルを掘り込み（リセス）構造にすることで、電流駆動力が約1桁向上することが判明した。これは、リセス構造化によりソース/チャネル接合面積が増加したためと考えられ、トンネルFETにおいても電流駆動力の改善が期待できる。
|
Research Products
(12 results)
