2020 Fiscal Year Research-status Report
Development of highly-integrated on-chip optical processor
| Project/Area Number |
19K15037
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
佐藤 孝憲 北海道大学, 情報科学研究院, 准教授 (60835809)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | シリコンフォトニクス / 光集積回路 / 光導波路解析 / 光共振器 |
|---|
| Outline of Annual Research Achievements |
令和元年度までに、シリコンリング共振器を用いた行列積演算回路の設計を終えている。令和2年度は、その実験実証の第一段階として、リング共振器を用いた位相シフタおよびパワー分配器を作製した。通常、光波の位相は直接観測することができないため、方向性結合器による3dB分配器を2つ用いてマッハツェンダ干渉計を構成し、片側の光路にリング共振器を近接させた構造を用いることで、位相シフタの特性を得ることとした。測定実験を行ったところ、シミュレーション結果と概ね一致する特性を得ることに成功した。位相シフタを含むマッハツェンダ干渉計の透過スペクトルは、理想的にはガウシアンなスペクトルが得られるはずであったが、実際には非対称なスペクトルが得られた。この原因を明らかにするために、遺伝的アルゴリズムとモード結合理論を組み合わせて調査したところ、共振器の損失によって光の干渉のバランスが崩れたことが原因であることがわかった。一方、結合リング共振器は、理論的に予想されていたフラットな共振スペクトルが得られた。共振における損失は無視できるレベルであり、クロストークは-20dBを下回る結果が得られた。これらの実験結果を行列積演算演算回路の設計に反映し、現在第2段階の試作プロセスを進めている。また、これまでの検討では熱光学効果による動作検証にとどまっていたが、より高速に動作可能なキャリア効果を用いたデバイスも試作している最中である。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
CMOSファウンダリによる試作が遅れ、1年以上の試作期間を要しており、令和2年度末に完成予定であった試作チップが令和3年度にずれ込んでいるため。
|
| Strategy for Future Research Activity |
令和3年6月頃に、キャリア効果を用いたデバイスや、3x3行列積演算回路が完成する予定である。その後、測定実験にとりかかり、行列積演算回路の実証を試みる。また、1次元フォトニック結晶構造を用いた演算回路の設計もすすめてきたが、挿入損失を十分に下げようとするとデバイスサイズが大きくなってしまうことから、今後はシリコンリング共振器ベースの設計をメインとして進めていく。
|
| Causes of Carryover |
令和2年度に納品予定であった第2段階のシリコンチップが遅れて次年度にずれ込み、また、異なるCMOSシャトルサービスを利用する必要が生じ、1段階のシリコンチップよりも試作費が高額になったことから、大幅な未使用額生じた。次年度についても、主にシリコンチップ試作にあてる予定である。
|
Research Products
(3 results)
