• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2019 Fiscal Year Research-status Report

レイアウト設計を考慮した抵抗性オープン故障に対するテストパターン生成技術の研究

Research Project

Project/Area Number 19K20237
Research InstitutionNihon University

Principal Investigator

山崎 紘史  日本大学, 生産工学部, 助教 (30758876)

Project Period (FY) 2019-04-01 – 2023-03-31
Keywordsテスト生成 / ATPG / 抵抗性オープン故障 / パーシャルMAX-SAT / 隣接信号線 / LSI
Outline of Annual Research Achievements

今年度はレイアウト設計を行った回路に対して,パーシャルMAX-SATを用いた抵抗性オープン故障のテスト生成モデルの検討とテスト生成プログラムの実装,および抵抗性オープン故障の故障シミュレータプログラムを実装した.
抵抗性オープン故障のテスト生成では,故障値の励起と伝搬以外にも可能な限り長い故障伝搬経路や,隣接信号線の並走距離や逆相遷移の割当てなどが重要となる.そのため,パーシャルMAX-SATでそのような制約を満たしつつテスト生成が行えるように,テスト生成モデルと制約式の検討行った.その結果,上記の制約を満たしつつテスト生成が行える可能性が高いテスト生成モデルと制約式を考案し,そのプログラムを実装した.採用したテスト生成モデルでは, 故障信号線から疑似外部出力までの間で可能な限り長い経路を事前に抽出し,それらの経路を故障伝搬経路の候補としてテスト生成モデルの制約式に追加した.また,隣接信号線になるべく多くの逆相遷移が割当てられるような制約式も追加した.
次に,抵抗性オープン故障の故障シミュレータプログラムを実装した.実装した故障シミュレータプログラムは,配線遅延,ゲート遅延,クロック周期が設定可能なタイミング欠陥用の故障シミュレータである.抵抗性オープン故障による付加遅延値については従来手法の付加遅延関数を利用しているため,次年度以降により良い付加遅延関数を考案する必要がある.
最後に,実装したプログラムを用いて計算機実験を行った結果,遷移故障モデルを対象とした市販のテスト生成ツールで生成したテスト集合よりも,約20%抵抗性オープン故障の故障検出率が向上していることが確認できた.しかしながら,様々な制約を付与したことからテスト生成モデルが複雑化しており,その結果テスト生成時間が大幅に増加することも確認できた.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

抵抗性オープン故障のテスト生成に関しては,テスト生成時間の高速化や故障検出率の更なる向上など改良の余地はあるが,プログラムによる実装が完了していることから,ほぼ計画通りに研究が進んでいると考える.また,抵抗性オープン故障の故障シミュレータに関しては,付加遅延関数の再検討が必要であるが,こちらもプログラムによる実装は完了していることから,ほぼ計画通りに研究が進んでいると考える.よって,全体を通してみても,ほぼ計画通りに研究が進んでいると考える.

Strategy for Future Research Activity

抵抗性オープン故障のテスト生成に関しては,今年度実装したプログラムでは隣接信号線の制約と故障伝搬経路の制約を別々に考えていたことから,故障検出率があまり向上しなかった可能性がある.そのため,次年度では隣接信号線と故障伝搬経路の制約を同時に付与するようにプログラムを改良する.また,故障伝搬経路の候補の抽出に関しても,実行時間の都合から候補数を絞っていたが,その結果,故障検出率が低下した可能性も考えられる.次年度では,故障伝搬経路の候補の抽出に関しても改良を行いたいと考える.
また,使用しているMAX-SATソルバーに関しても同時実行できない問題点があるため,MAX-SATソルバーの再検討も行う予定である.
抵抗性オープン故障の故障シミュレータに関してはプログラムは完成しているので,研究協力者と付加遅延関数に関する討論を行う予定である.
また,現在4種類のレイアウト設計を行ったベンチマーク回路を有しているが,こちらに関してもベンチマーク回路の種類を増やす予定である.

Causes of Carryover

新型コロナウィルス(COVID-19)感染症の流行により予定していた研究会2件が現地開催中止となり,それに伴い旅費の払戻しが発生したためである.また,同理由により研究協力者との研究会議も中止となったことも原因である.
次年度では,新型コロナウィルス感染症の流行が収まり次第,研究協力者との研究会議のため旅費として一部を使用する.また,C言語デバッガや計算機実験用PCの増設パーツなどの購入にも使用する予定である.

  • Research Products

    (4 results)

All 2020 2019

All Presentation (4 results)

  • [Presentation] パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法2020

    • Author(s)
      山崎紘史,石山悠太,松田竜馬,細川利典,吉村正義,新井雅之,四柳浩之,橋爪正樹
    • Organizer
      VLSI設計技術研究会
  • [Presentation] Partial MaxSATを用いた低消費電力指向ドントケア割当て法2019

    • Author(s)
      三澤健一郎,平間勇貫,細川利典,山崎紘史,吉村正義,新井雅之
    • Organizer
      DAシンポジウム
  • [Presentation] 遷移故障の並列テストのためのコントローラ拡大法2019

    • Author(s)
      竹内勇希,細川利典,山崎紘史,吉村正義
    • Organizer
      第82回FTC研究会
  • [Presentation] MAX-SATと両立故障グラフを用いたMバイNテスト圧縮法2019

    • Author(s)
      浅見竜輝,細川利典,山崎紘史,吉村正義
    • Organizer
      第81回FTC研究会

URL: 

Published: 2021-01-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi