レイアウト設計を考慮した抵抗性オープン故障に対するテストパターン生成技術の研究

2021 Fiscal Year Annual Research Report

• Project/Area Number: 19K20237
• Research Institution: Nihon University
• Principal Investigator: 山崎 紘史 日本大学, 生産工学部, 助教 (30758876)
• Project Period (FY): 2019-04-01 – 2022-03-31
• Keywords: テスト生成 / ATPG / 抵抗性オープン故障 / パーシャルMAX-SAT

Outline of Annual Research Achievements

本研究の目的は、重み付き部分充足可能問題を解くことが可能なパーシャルMAX-SATソルバを利用し、抵抗性オープン故障に対するテストパターン生成法および、低消費電力テストパターン生成法を提案することである。半導体の微細化技術がますます進歩する中で、抵抗性オープン故障のテスト生成法の提案や、低消費電力テストパターン生成法を改善することは非常に重要であると考える。
上記問題の実現に向けて、これまでレイアウト設計済みの回路データの作成、遅延値や隣接信号線によるクロストークを考慮した抵抗性オープン故障シミュレーターの開発、抵抗性オープン故障のテスト生成モデルの提案、テスト生成プログラムの実装、故障伝搬経路抽出プログラムの実装等を行ってきた。また、最終年度ではパーシャルMAX-SATソルバを利用した低消費電力ドントケア割当法の提案とプログラムの実装を行った。本研究の成果として、抵抗性オープン故障の故障検出率が、市販のATPGツールと比較して約20%の向上することが確認できた。また、パーシャルMAX-SATソルバを利用した低消費電力ドントケア割当法については、従来手法では低消費電力なテストパターン生成ができなかった故障について、低消費電力なテストパターン生成が可能であることを確認できた。一方、本研究の課題としては、抵抗性オープン故障のテストパターン生成時の前処理で実行する故障伝搬経路抽出プログラムの高速化や、パーシャルMAX-SATソルバの処理時間の高速化などが挙げられる。また、提案手法のATPGによる抵抗性オープン故障の故障検出率についても、遷移故障モデルと比較すると低かったため、テスト生成モデルの制約式についても改善の余地があると思われる。