2019 Fiscal Year Research-status Report
Development of highly reliable and low power IC chip for the body area network based on asynchronous circuit
| Project/Area Number |
19K20238
|
|---|
| Research Institution | Kawasaki University of Medical Welfare |
|---|
Principal Investigator |
近藤 真史 川崎医療福祉大学, 医療技術学部, 講師 (90590133)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 非同期式回路 / 直列演算器 / ボディエリアネットワーク / メタステーブル動作 / デジタル信号処理 |
|---|
| Outline of Annual Research Achievements |
デジタル補聴器やボディエリアネットワーク用信号処理プロセッサ(DSP)に内蔵される演算回路の低消費電力化を目的として，単一の全加算器(FA)を用いて逐次的に演算を行う直列乗算器を対象に，(1)非同期式回路による制御手法の導入，(2)積の下位ビットの算出に係る演算の省略手法について検討を行い，それに基づいた乗算器の設計を行った．
まず，(1)については，FAに対して二線符号化を施すことにより，クロック信号を用いることなく演算の完了に係るタイミングを検出し，さらに非同期式回路としての制御機構を付加することでクロック信号を一切用いることなく逐次的に演算が可能な直列乗算器を実現した．さらに，この種の二線式非同期式回路では，演算を行う稼働相と回路の初期化を担う休止相を交互に行う必要があるが，さらに一対のFAを並列に配した上でそれを相補的に制御することにより，休止相に起因する無駄な演算とそれに係る消費電力を削減可能な直列演算器を提案した．以上の非同期式直列乗算器を設計し，シミュレーションを通じて所望の動作を確認するとともに，電力解析によりその有効性を確認した．
次に，デジタル補聴器などでは下位ビットの演算結果の影響は軽微である点に着目し，(2)の観点から積の下位ビットに係る演算を省略可能な演算手法を考案した．従来の乗算では部分積を下位ビットから足し合わせるのが常識的に行われているが，本研究では入力ビット数で静的に決まる最大積から部分積を順に減算することにより，上位ビットから積を確定可能な演算形態を提案した．そして，十分な演算精度が得られた段階で演算を止めることで下位ビットに係る演算の省略を実現する．そして，この演算手法に基づいた直列乗算器を設計し，誤差評価を通じて既存の乗算器に比して少ない演算量で十分な演算精度が得られることを確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の2019年度実施計画に従って，休止相を隠蔽可能な非同期式直列演算器を設計し，シミュレーションを通じてその動作と有効性を確認している．さらに，逐次的な演算回数を削減するための新たな演算手法を提案するとともに，それに基づいた演算器の設計を完了するなど，当初の実施計画の大部分は達成されている．
|
| Strategy for Future Research Activity |
2019年度の成果である低消費電力化を志向した種々の直列乗算器はシミュレーション上での評価に留まっていることから，フィルタ回路に応用した上でFPGAなどに実装し，実際に疑似音声などを与えての動作確認や性能評価を実施する予定である．具体的には，FPGAの格子状の回路資源を利用して，直列乗算器のFAを等間隔かつ遅延仮定が破綻しないように配置・実装を行う．次に，AD/DAコンバータおよび直列乗算器の入出力との親和性を考慮して，アナログ入力-デジタル信号処理-アナログ出力までを一貫してシリアル処理可能なインターフェース回路の設計を行う．これに外部より種々の特性を有した疑似音声を与え，その出力信号を観測・評価することにより，提案した演算回路の動作と有効性を確認する予定である．
さらに本研究課題では，非同期式回路特有のメタステーブル動作と生体信号を利用した乱数生成器を設計し，それをボディエリアネットワーク用の暗号化に応用することを最終目的としていることから，その第一段階として種々の競合処理回路(アービタ)を対象としたメタステーブル動作の解析についても検討を進める予定である．
|
| Causes of Carryover |
2020年3月に参加予定であった学会がコロナウイルスの影響により中止となり，それに係る旅費が不要となったため．
繰り越し分については，コロナウイルスの影響が改善され次第，次年度の学会発表などに使用するとともに，次年度使用額を含めて研究計画に従って信号発生器などの評価機器の購入し，それを用いた性能評価を実施する予定である．
|
