2020 Fiscal Year Research-status Report
次世代マルチFPGAシステムに向けた先端的CFDアルゴリズムの研究開発
| Project/Area Number |
19K20282
|
|---|
| Research Institution | Institute of Physical and Chemical Research |
|---|
Principal Investigator |
宮島 敬明 国立研究開発法人理化学研究所, 計算科学研究センター, 特別研究員 (90770850)
|
|---|
| Project Period (FY) |
2019-04-01 – 2022-03-31
|
| Keywords | 高性能計算 / 粒子法 / FPGA / temporal parallelism |
|---|
| Outline of Annual Research Achievements |
本研究課題は、先端的なCFDソルバー（MPS法）に、先端的な最適化手法を適用し、それを先端的なシステム上（マルチFPGAシステム）で実行した場合に、既存の
それらに対しどの程度の優位性を持つかを理解し、今後の高B/F値な高性能計算の方向性を展望することである。
2020年度の計画は、「STREAM-TB-MPS法の提案」であった。具体的には「3.計算負荷の解決方法の調査」、「4.近傍粒子探索部の実装・評価」として、近傍粒子探索部分のFPGAへの実装と評価を行った。前者については、全体の計算量を算出することができることが判明し、これを元に回路面積を算出できることもわかった。次に取り組むべき問題は、計算量の定式化とメモリのランダムアクセスをどの様に回避するかである。MPS法は高い計算負荷に加えて、メモリアクセスが不均一であることが問題であることが知られている。後者については、時間方向の並列性と空間方向の回路面積のトレードオフの定式化を行うことができた。定式化により、時間方向の並列性を高めると回路面積が非線形に高まることがわかった。これらの知見をもとに新たな論文を執筆中である。
また、2019年度において完了していたMPS法向けの2つの最適化手法のモデル化の成果を元にした論文が、国際会議に採択された。本論文で示した比較的ナイーブな実装は、ブラッシュアップが必要なこともわかった。これはナイーブ実装の使用回路面積が、2020年度の定式化で示された値よりも悪化していることがわかったためである。これまでのところ、提案する探索手法を機能ブロックに分割し、より構造化された実装を行うことにより解決できると考えている。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
2年目までに計画していた研究内容は、「1.CPUでの実装」、「2.評価・モデル化」、「3.計算負荷の解決方法の調査」、「4.近傍粒子探索部の実装・評価」であり、これまでに1.を除き完了している。
そのため、区分を(2)とした。
計画立案の段階では、1.を先に行うべきと考えていたが、研究を進めた結果、順番は逆でも良いことがわかったため、研究内容の順序変更を行った。
|
| Strategy for Future Research Activity |
今後は、まずはじめに「1.CPUでの実装」の一環として、高性能なCPUとGPUとの比較を重点的に行う予定である。
その後、「5.通信と回路面積のモデル化」、「6.実装・評価」を行う。
前者については、2020年度に購入した最新鋭GPUに加え、最新鋭CPUの購入を予定している。
また、後者については、マルチFPGA化については、並列化の手法提案とともに、実装対象としているFPGAクラスターの通信機構の理解を進める。
|
| Causes of Carryover |
購入を予定していた高性能CPUの出荷が2020年度の後半から2021年度の前半にずれ込んだため
|
