2018 Fiscal Year Annual Research Report

Millimeter-Wave CMOS Wireless Transceiver with Carrier Frequency Above Twice Fmax

Research Project

Project/Area Number	18H05909
Allocation Type	Single-year Grants
Research Institution	Tokyo University of Science
Principal Investigator	高野恭弥東京理科大学, 理工学部電気電子情報工学科, 助教 (10822801)
Project Period (FY)	2018-08-24 – 2020-03-31
Keywords	ミリ波デバイスモデリング / 最大発振周波数の向上 / ミリ波回路設計
Outline of Annual Research Achievements	本研究では、安価に高速無線通信を実現するために、nMOSFETの最大発振周波数fmaxがおよそ34GHzである0.18um CMOSプロセスを用いて、搬送波周波数がfmaxのおよそ2倍となる60GHz帯無線トランシーバの実現を目指す。今年度は基本デバイスの設計とモデリング、及び要素回路の設計を行った。ミリ波帯に対応したデバイスモデルを作成するために、基本デバイスであるnMOSFET、pMOSFET、伝送線路、インダクタ、キャパシタの設計、試作、評価を行った。デバイス構造は高周波特性を改善するために、寄生成分を減らす工夫を行った。nMOSFETでは構造を最適化した結果、fmaxが実測でおよそ50GHzとなり、従来のものに比べて47%の改善を実現した。また、pMOSFETの方も実測でおよそ45GHzのfmaxを実現した。伝送線路は特性インピーダンスがおよそ50Ωのグランデッドコプレーナ伝送線路を、インダクタはグランド壁付きスパイラルインダクタを、キャパシタはMIMキャパシタを設計し、それぞれ50GHzまで特性を評価した。また、伝送線路、インダクタ、キャパシタについては、電磁界解析を用いて得られた特性を構造パラメータを変数とする多項式で表現することにより100GHz以上の周波数に対応したスケーラブルモデルを作成した。更に、デカップリングキャパシタとして用いる0Ω伝送線路の最適な構造を電磁界解析を用いて明らかにした。また、60GHz帯無線トランシーバの回線設計を行い、Gbit/s級通信に必要な性能を求めた。要素回路としては、ベースバンド増幅器、中間周波数増幅器、アップコンバージョンミキサ、ダウンコンバージョンミキサを設計し、試作を行った。所望の性能を満たすために、インダクティブピーキング技術や容量中和技術等を用いた。これらの成果は国内学会で3件発表し、国際学会で1件発表予定である。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 今年度は基本デバイスの設計とモデリング、及び要素回路の設計を中心に行う計画であった。基本デバイスの設計とモデリングでは、nMOSFET、pMOSFET、伝送線路、インダクタ、キャパシタを設計、試作、モデリングを行った。デバイスの高周波特性を改善するために寄生成分を減らす工夫を行った結果、nMOSFETでは実測でおよそ50GHzの最大発振周波数fmaxを達成した。これは従来のもの（P. Kanjanavirojkul et al., 15th IEEE NEWCAS, 2017）に比べて47%の性能改善であった。また、pMOSFETの方も実測でおよそ45GHzのfmaxを実現し、nMOSFETに迫るfmaxを達成した。受動素子についてもグランド壁によって周囲の素子との結合を防ぎ、高周波特性を改善した。評価は測定器の都合上50GHzまでしかできないが、電磁界解析を用いることにより100GHz以上の周波数に対応したスケーラブルモデルを作成した。更に、デカップリングキャパシタとして用いる0Ω伝送線路の最適な構造を電磁界解析を用いて明らかにし、デバイスモデルを作成した。また、要素回路の設計では始めに回線設計を行い、Gbit/s級通信に必要な性能を求めた。そして、その性能を満たすように、ベースバンド増幅器、中間周波数（IF）増幅器、アップコンバージョンミキサ、ダウンコンバージョンミキサを設計し、試作を行った。所望の性能を満たすために、インダクティブピーキング技術や容量中和技術等を用いた。評価は次年度（2019年度）に行う計画である。今年度の成果は国内学会3件、国際学会1件であり、研究の進捗状況はおおむね順調であると言える。
Strategy for Future Research Activity	2019年度は当初の計画通り、前年度に試作した要素回路を評価し、その結果を基に要素回路の修正を行う予定である。また、要素回路を評価した結果から、作成したデバイスモデルの妥当性を評価し、デバイスモデルの修正を行う。特に、製造業者から提供されているMOSFETのデバイスモデルは、ミリ波帯の特性どころか静特性すら合わないことが判明したため、MOSFETの大信号モデルの作成を追加で実施する。作成するMOSFETモデルはVerilog-Aコンパクト・モデルとする。修正したデバイスモデルを用いて回路の再設計を行い、無線トランシーバ全体の特性をシミュレーションによって導出する。そして、無線トランシーバ全体を0.18um CMOSプロセスを用いて試作し、評価を行う。評価はベアチップにプロービングする、もしくは実装を行って実施する。通信実験には国立研究開発法人情報通信研究機構の設備を利用する。以上により、MOSFETの最大発振周波数fmaxがおよそ30GHzである0.18um CMOSプロセスを用いて、fmaxのおよそ2倍の動作周波数となる、60GHz帯無線トランシーバを実現し、Gbit/s級の通信速度を達成する。最終的に、これらの成果を国内学会と国際学会に投稿する。