2019 Fiscal Year Research-status Report
Millimeter-wave CMOS wireless transceiver with carrier frequency above twice fmax
| Project/Area Number |
19K21081
|
|---|
| Allocation Type | Multi-year Fund |
|---|
| Research Institution | Tokyo University of Science |
|---|
Principal Investigator |
高野 恭弥 東京理科大学, 理工学部電気電子情報工学科, 助教 (10822801)
|
|---|
| Project Period (FY) |
2019-04-01 – 2021-03-31
|
| Keywords | 60GHz帯トランシーバ / 0.18um CMOS / ミリ波デバイスモデリング / 最大発振周波数の向上 |
|---|
| Outline of Annual Research Achievements |
本研究では、安価に高速無線通信を実現するために、nMOSFETの最大発振周波数fmaxがおよそ34GHzである0.18um CMOSプロセスを用いて、搬送波周波数がfmaxのおよそ2倍となる60GHz帯無線トランシーバの実現を目指す。今年度は前年度に試作した要素回路を評価し、その結果を基に要素回路の修正を行った。
2019年度は、2018年度に試作した60GHz帯無線トランシーバの要素回路として、ベースバンド増幅器、中間周波数（IF）増幅器、アップコンバージョンミキサ、ダウンコンバージョンミキサの評価を行った。これらの要素回路の試作はデバイスモデルの修正を行う前に行っているため、シミュレーション通りの結果を得ることができず、ベースバンド増幅器やIF増幅器に利得が認められなかった。2018年度に行ったデバイス評価の結果、製造業者から提供されたMOSFETのデバイスモデルは、ミリ波帯の特性どころか静特性すら合わないことが判明したため、nMOSFETのミリ波帯コンパクトモデルの作成を2019年度に追加で実施した。その結果、fmaxを95GHzまで増加させることに成功した。修正したデバイスモデルを用いて、ベースバンド増幅器、アップコンバージョンミキサ、ダウンコンバージョンミキサ、周波数3逓倍器の再設計を行った。さらに、要素回路を繋げたループバックテスト用の回路を試作した。これにより、提案デバイス、提案回路によって60GHz帯の通信が可能であることを示す予定である。また、IoTでの使用を考慮して、様々な素材にCMOSチップが実装されることを想定し、CMOS伝送線路上に様々な物質を配置した時の伝送線路特性の変化を実測を用いて明らかにした。
これらの成果は国内学会で7件、国際学会で2件発表した。昨年度に比べて2倍以上の成果を出すことができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
2019度は昨年度に試作した要素回路の評価を行い、その結果を踏まえて再設計を行い、60GHz帯トランシーバ評価用素子を試作、評価する予定であった。しかし、MOSFETのデバイスモデルは、ミリ波帯の特性どころか静特性すら合っておらず、2018年度に試作した要素回路はシミュレーション通りの結果を得ることができなかった。そのため、nMOSFETのミリ波帯コンパクトモデルの作成を追加で実施した。10GHz～50GHzの周波数で実測とモデルのYパラメータを比較した結果、Y21(Vgs, Vds = 0.4 V)では最大136%誤差が減少した。また、nMOSFETの高速化を実現するために、寄生成分を減らした2種類のレイアウトを提案し、その結果、fmaxを95GHzまで増加させることに成功した。さらに、作成したミリ波帯nMOSFETコンパクトモデルの有効性を検証するために、20GHz発振器を設計した。再設計したアップコンバージョンミキサでは、シングルバランスドミキサにクロスカップルキャパシタを用いた容量中和技術を用いることにより、RF周波数が45GHzから70GHzにおいてクロスカップルキャパシタを用いた方が用いない場合に比べて変換利得が高く、61GHzでは変換利得を21.7 %ほど高くすることができた。周波数3逓倍器では、ソース接地増幅器のゲート電圧を閾値電圧付近にすることにより、トランジスタの非線形性を利用して、20GHzの入力から第3次高調波を発生させた。第3次高調波以外の不要波は共振器により除去した。変換利得は入力周波数20GHzの時に-1.6dBであった。また、アップコンバージョンミキサとダウンコンバージョンミキサ、周波数3逓倍器を繋げたループバックテスト用の回路を試作した。試作した回路の評価が間に合っておらず、進捗状況はやや遅れている。
|
| Strategy for Future Research Activity |
nMOSFETのデバイスモデルを静特性から作り直さなければならないことが判明したため、回路設計がやり直しになり、2019年度中に試作した60GHz帯トランシーバ評価用素子の評価が間に合わなかった。しかし、その分nMOSFETの構造の最適化を行い、寄生成分を減らした構造を提案することによって、fmaxが95GHzという、当初の3倍弱のfmaxを持つnMOSFETを実現することができた。2019年度に試作した60GHz帯トランシーバ評価用素子は高速化を実現したnMOSFETを用いており、2020年度は評価の間に合わなかったこれらの回路素子の評価を実施し、一連の成果を論文としてまとめる予定である。
|
| Causes of Carryover |
当初は、本研究の成果発表を2020年4月6日～9日にイギリスで開催される国際学会(IEEE ICMTS 2020)で発表する予定であり、その旅費として使用する予定であったが、COVID-19によりオンライン開催となったため、更なる成果を別の学会に投稿し、その旅費として使用する予定である。
|
