• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2018 Fiscal Year Annual Research Report

極低電圧動作トンネルトランジスタの高周波応用向け基礎検討

Research Project

Project/Area Number 18H05913
Allocation TypeSingle-year Grants
Research InstitutionNational Institute of Information and Communications Technology

Principal Investigator

後藤 高寛  国立研究開発法人情報通信研究機構, 未来ICT研究所フロンティア創造総合研究室, 研究員 (70827914)

Project Period (FY) 2018-08-24 – 2020-03-31
KeywordsTFET / GaAsSb / InGaAs
Outline of Annual Research Achievements

バンド間トンネリングを利用したトンネルトランジスタは、従来MOSFETと比較して極低電圧動作が可能なデバイスであり、ロジックLSI応用のみならアナログ応用としても期待されている。そこで、本研究ではソース・チャネル接合にGaAsSb/InGaAsヘテロ接合を用いたトンネルトランジスタに着目し、アナログ応用に向けた基礎検討を行うため、(1)ソース・チャネル構造の精密設計、(2)高周波特性の理論計算、(3)MOS構造の検討に取り組んだ。(1)と(2)についてはTCADシミュレータをDC特性に加えてAC特性評価が出来る様に改良し、Sパラメータ、利得、遮断周波数、最大発振周波数を評価出来る様にした。(3)に関しては、MBE法を用いてInP基板上に格子整合系であるInGaAsやGaAsSbの成長条件を模索した。InGaAsとGaAsSb成長中のAsフラックスとSbフラックスの制御のみならず、成長切替時のシーケンスを適切に制御することによって、AsおよびSb脱離を抑制出来ることを見出し、TFET実現にむけたGaAsSb/InGaAs/InPヘテロ構造を得た。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

MBE法を用いてInP基板上にInGaAsとGaAsSbの成長条件を確立した。XRD分析の結果、InGaAsとGaAsSbはInPとよく格子整合していることを確認した。加えて、TCADシミュレーションにおいては、これまでのDC特性評価に加えて、RF特性の評価が出来ることを確認した。

Strategy for Future Research Activity

TCADシミュレーションの結果、トンネルトランジスタの特性はソース領域の不純物濃度に強く依存する。そこで、引き続き、MBE法を用いてトンネルトランジスタ用のGaAsSb/InGaAs/InPヘテロ構造を最適化していく。さらに、TCADシミュレーションを用いて、AC特性の観点からソース・チャネル構造の検討を進めて行く。

  • Research Products

    (6 results)

All 2019 2018

All Journal Article (2 results) (of which Peer Reviewed: 1 results) Presentation (4 results) (of which Int'l Joint Research: 3 results)

  • [Journal Article] Drive current enhancement of Si MOSFETs by using anti-ferroelectric gate insulators2019

    • Author(s)
      Yamaguchi Masashi、Gotow Takahiro、Takenaka Mitsuru、Takagi Shinichi
    • Journal Title

      Japanese Journal of Applied Physics

      Volume: 58 Pages: SBBA15~SBBA15

    • DOI

      https://doi.org/10.7567/1347-4065/ab073b

    • Peer Reviewed
  • [Journal Article] 材料エンジニアリングによるトンネル電界効果トランジスタの高性能化2019

    • Author(s)
      (2)高木信一, 加藤公彦, 安大煥, 後藤高寛, 松村亮, 高口遼太郎, 竹中充
    • Journal Title

      電子情報通信学会論文誌 C

      Volume: Vol. J102-C, NO.3 Pages: 61~69

  • [Presentation] InP基板上引張歪GaAsSbとInGaAsの膜厚増加による結晶性劣化の比較2019

    • Author(s)
      満原学, 星拓也, 杉山弘樹, 後藤高寛, 竹中充, 高木信一
    • Organizer
      第66回応用物理学会春季学術講演会
  • [Presentation] Improvement of ION and S.S. values of p-GaAs0.51Sb0.49/In0.53Ga0.47As hetero-junction vertical TFETs by using abrupt source impurity profile2018

    • Author(s)
      T. Gotow, M. Mitsuharu, T. Hoshi, H. Sugiyama, M. Takenaka, S. Takagi
    • Organizer
      International Conference on Solid State Devices and Materials (SSDM)
    • Int'l Joint Research
  • [Presentation] Performance enhancement of Si MOSFETs using anti-ferroelectric thin films as gate insulators2018

    • Author(s)
      M. Yamaguchi, T. Gotow, M. Takenaka, S. Takagi
    • Organizer
      International Conference on Solid State Devices and Materials (SSDM)
    • Int'l Joint Research
  • [Presentation] MOS Device Technology using Alternative Channel Materials for Low Power Logic LSI2018

    • Author(s)
      (5)S. Takagi, K. Kato, W.-K. Kim, K. Jo, R. Matsumura, R. Takaguchi, D.-H. Ahn, T. Gotow, M. Takenaka
    • Organizer
      48th European Solid-State Device Research Conference (ESSDERC)
    • Int'l Joint Research

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi