2018 Fiscal Year Annual Research Report
Development of Cryptographic Hardware with Concurrent Error-Correcting Scheme
| Project/Area Number |
18H06456
|
|---|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
上野 嶺 東北大学, 電気通信研究所, 助教 (80826165)
|
|---|
| Project Period (FY) |
2018-08-24 – 2020-03-31
|
| Keywords | 暗号ハードウェア / メッセージ認証コード / ソフトエラー / 故障注入攻撃 |
|---|
| Outline of Annual Research Achievements |
本年度では，極限的な環境として宇宙空間を想定し，小型衛星や小型ロケットと地上管制局との暗号通信を行うための暗号ハードウェアの設計を行った．近年，小型衛星や小型ロケットの民間企業による開発が推進されており，2018年には小型衛星・ロケットの型式認定に関するガイドラインが内閣府により交付された．同ガイドラインでは乗っ取りや盗聴といった被害に合わないように通信の暗号化等の措置を施す旨が記載されている．そこで昨年，小型衛星・ロケットの運用状況やライフタイムを考慮して，これらの応用において現実的に実装・運用が可能な情報理論的安全性を有するメッセージ認証コード (MAC: Message Authentication Code) が提案された．同スキームは送信メッセージ長や求められる安全性に応じて事前に共有した秘密鍵を消費して認証タグを生成する．ここで，秘密鍵の消費を抑えるために送信メッセージに応じて適切に鍵長を切り替えられるアーキテクチャが望ましい．
そこで本年度は，情報理論的安全性を有する鍵長可変MACハードウェアアーキテクチャの設計を行った．提案ハードウェアはガロア体と呼ばれる特殊な数体系の積算器を主要な構成要素とする．一般的に，既存のガロア体乗算器は事前に設定されたオペランド長にのみしか対応できない一方，複数のオペランド長に対応した乗算器の構成法を提案することで提案ハードウェアは複数の鍵長に対応可能とした．提案乗算器は，マストロビット行列演算部と呼ばれるガロア体の演算ルールによって定まる回路ブロックを対応すべきオペランド長に応じて複数用いる一方，続く面積の大きい部分積積算器を共有することで効率的に実装可能である．提案ハードウェアを小型衛星に搭載されうるデバイスと同等のFPGAに実装し，既存の個別実装方式に対して面積やスループットの観点から提案ハードウェアの有効性を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究で開発を目指す極限的な環境下でも動作可能な暗号ハードウェアの主要な応用例として小型衛星に搭載される暗号ハードウェアに着目し，実際にそこでの利用を想定したメッセージ認証コードハードウェアアーキテクチャの設計を行うことができた．提案ハードウェアは小型衛星に搭載されうるデバイスと同等のFPGAに容易に実装可能であるだけでなく，その計算速度は現在の小型衛星のダウンリンク速度のみならず将来導入が見込まれる光通信の速度よりもはるかに大きい．したがって，次年度に予定している放射線効果などを考慮した加速試験を行う暗号ハードウェアが用意できたと言え，本研究課題はおおむね順調に進展していると考えられる．
また，同じく本研究で開発を目指すレーザー照射等を用いた高度な故障注入攻撃に対する対策を施した暗号ハードウェアの開発に関してもおおむね順調に進展している．本研究では，世界で最も広く使われている国際標準の共通鍵暗号方式AESに着目し，本年度は高効率なAESハードウェアアーキテクチャの設計を行った．設計したAESハードウェアアーキテクチャは現在故障注入攻撃対策として有効な手法の一つとされているパイプライン化による同時検算を用いた故障検出の適用が容易となるように設計されており，対策手法の適用・評価を行うにあたって重要となるハードウェアの設計を行うことができた．
|
| Strategy for Future Research Activity |
次年度は，まず，設計したメッセージ認証コードハードウェアアーキテクチャの放射線効果に対する動作を評価する．設計したハードウェアの応用が期待される宇宙空間においては，これまで暗号ハードウェアが一般的に動作したきた地上環境と異なり無視できない線量の放射線が照射されることが予想される．デジタル回路，特にSRAMなどの記憶素子は中性子線等による電子が励起して格納されている値がフリップするソフトエラーの脅威が指摘されており，宇宙空間における動作を評価するために中性子線・重イオンビーム照射装置を用いて提案ハードウェアの放射線効果に対する動作を評価する．その上で，提案ハードウェアを宇宙空間で動作させるために必要となる誤り訂正スキームを開発し，同様の実験を通してその有用性を実証する．
また，次年度では，設計したAESハードウェアアーキテクチャに対して故障注入攻撃対策を適用し，その有効性を評価する．特に，本研究では，これまでの故障注入攻撃対策技術で防ぐことが困難とされていたレーザー照射によるプロービング攻撃を想定し，その対策について検討する．対策の基本的なアイデアは，まず設計したAESハードウェアアーキテクチャに対して既存のパイプライン化を用いた同時検算対策を適用し，さらに誤り訂正符号の適用や冗長ガロア体算術に適用，さらには時間・空間方向多重化といった様々な種類の冗長化を適用し，その有効性および脆弱性を評価する．その上で，上記の攻撃に対して安全な暗号ハードウェアに求められる冗長性や誤り訂正能力について定式化し，上記の宇宙空間で利用可能な暗号ハードウェアに関する知見と融合して，極限的な環境下において秘匿性・認証性・可用性を維持可能な暗号ハードウェアの設計手法の理論的基礎を確立する．
|
