2020 Fiscal Year Research-status Report
Development of an acceleration framework for image processing using architectures with tensor processing
| Project/Area Number |
19K24368
|
|---|
| Research Institution | Tokyo University of Science |
|---|
Principal Investigator |
前田 慶博 東京理科大学, 工学部電気工学科, 助教 (80843375)
|
|---|
| Project Period (FY) |
2019-08-30 – 2022-03-31
|
| Keywords | 画像処理 / 計算機アーキテクチャ / 高能率計算 / ハードウェアアクセラレーション / GPU / 行列演算機構 |
|---|
| Outline of Annual Research Achievements |
行列演算機構とは，行列積を高速に実現するGPU等に搭載されているハードウェアアクセラレータである．固定サイズの行列演算を行うことを前提とする行列演算機構における計算機アーキテクチャの観点からの効率的な画像処理への活用方法は未知である．本研究課題は，画像処理において行列演算機構を有する計算機アーキテクチャを有効的に使用した高速化手法を学術的に明らかにすることに加えて，その知見を学術的に体系化したフレームワークを構築することを目的としている．
今年度は，基本的な画像処理であるFIRフィルタ，特にガウシアンフィルタについて行列演算による再定義と行列演算機構での処理方法の構築を達成した．これでは，行列演算機構でフィルタリング処理を行うために，それに応じたデータ構造をGPU内で逐次生成する．これによりオーバーヘッドを抑えた画像から行列への変換を実現した．そして，行列演算機構を用いた行列積演算によって畳み込み処理を行う．これはガウシアンフィルタに限らず，畳み込む重みが画素毎に同じであるフィルタにも適用することが可能である．また，行列演算機構を用いる場合のメモリ使用量やアクセスパターンによるキャッシュ階層における影響の検証も行った．この他，ラプラシアンフィルタにおける行列演算機構の活用についての検討も合わせて実施した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
基本的な画像処理であるFIRフィルタについて行列演算による再定義と行列演算機構での実現を達成しており，計画通りである．
|
| Strategy for Future Research Activity |
次年度では，行列演算機構を有するGPUなどにおける実装の追加調査を行い，より詳細な検討を実施する．更に，ガウシアンフィルタだけではなく，バイラテラルフィルタなどのより複雑なフィルタについても検討を実施予定である．
|
| Causes of Carryover |
性能の異なるGPUによる調査のために必要な機材の確保がGPUの需要増大に伴い遅れた．現在は，機材の確保が完了しており，この調査とこれまでの成果を合わせて国際会議や論文誌に投稿予定であるため，これの費用とする予定である．
|
Research Products
(3 results)
