2008 Fiscal Year Annual Research Report
シリコンの酸化によるナノドットアレイの形成とその論理機能選択デバイス応用
| Project/Area Number |
20035001
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
高橋 庸夫 Hokkaido University, 大学院・情報科学研究科, 教授 (90374610)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
有田 正志 北海道大学, 大学院・情報科学研究科, 准教授 (20222755)
|
|---|
| Keywords | 少数電子素子 / 量子ドット / 電子デバイス・機器 / 先端機能デバイス / 省エネルギー / 揺らぎ許容デバイス / フレキシブル論理ゲート |
|---|
| Research Abstract |
将来の高度な情報処理には、高密度集積化されたシリコン集積回路が不可欠であるが、同時に省電力化も図られなければならない。その際、微細化に伴うサイズ揺らぎによる特性の揺らぎが大きな問題となる。これを解決するため、多数のSiナノドットを用いて揺らぎの効果を緩和し、多数のドットを用いたことによる面積拡大をドット間の単電子伝導を利用した高機能化で、省エネ化と併せて補う方式を提案した。本年度は、ナノドットアレイによる多入力・多出力を有する高機能デバイスとを連結島単電子デバイスを従来のCMOSプロセスにより試作し、高い機能を実証した。
1. 多入力・多出力Siナノドットアレイデバイスの作製と評価
ナノドットアレイデバイスの特徴として、多数の入力ゲートに加え、多数の出力端子を取り付けることが可能である。これは、ドットが多数あるため、異なったドットから出力を取り出せるためであり、1個のデバイスで多入力・多主力を実現できることになる。最も有用な典型的な多入力・多出力デバイスとして、加算器を取り上げ、その機能実現を目指して、SiのCMOSプロセスにより、3入力・2出力を有するナノドットアレイデバイスを作製した。その1結果、半加算器、並びに全加算器として動作することを実証した。従来のCMOS階rを用いると多くのトランジスタを要する全加算器を、1個のデバイスで作製可能となることを実証した。
2. 連結島単電子トランジスタ
将来の究極の省エネデバイスを念頭に、単電子転送や量子コンピューティングが可能となる連結島単電子デバイス実現のための、効率的な連結島の作成法を検討した。Si細線をその取付け部の構造を工夫して作成し、これを熱酸化するだけで、パターン計上に応じた酸化現象が生じることにより、自動的に、島が連結した構造を実現できることを明らかにした。
|
