2008 Fiscal Year Annual Research Report
ナノデバイスにおける揺らぎの影響に関する量子論的研究
| Project/Area Number |
20035010
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
森 伸也 Osaka University, 大学院・工学研究科, 准教授 (70239614)
|
|---|
| Keywords | シリコン / MOSFET / シミュレーション / 界面ラフネス / 非平衡グリーン関数 / ばらつき / フォノン散乱 / 離散不純物 |
|---|
| Research Abstract |
平成20年度は, 立体構造デバイスのデバイス特性に界面ラフネスが与える影響に関して, 3次元非平衡グリーン関数法を用いて調べた. DG(double-gate)やGAA(gate-all-around)MOSFETなどのマルチゲート型デバイスは,チャネルに対するゲートの支配力が強いため, 極めて短いゲート長領域でも良好なデバイス特性が得られると期待されている. 本年度は, ゲート長が10nm程度のDG MOSFETとGAA MOSFETにおいてシリコン/絶縁膜界面の界面ラフネスがデバイス特性に与える影響を調べた.
界面ラフネスがないときのSパラメータがほぼ等しい, L_g=9nmのDG MOSFETとL_g=7nmのGAA MOSFETについて, ラフネスによるデバイス特性のばらつきを調べた. 乱数を用いて20種類のラフネスパターンを生成した. デバイス特性がばらつき, 平均のしきい値が高バイアス側にシフトすることがわかった. また, GAAMOSFETの方がばらつき・シフト量が約2倍大きいことがわかった. 界面ラフネスにより井戸幅が変化することを考慮すると, 界面ラフネスによるサブバンドエネルギーの平均の上昇分を見積もることができる. しかし, 今回計算で得られたシフト量は界面ラフネスによるサブバンドエネルギーの上昇分より2倍程度大きく, 定量的な理解のためには, 界面ラフネスが散乱体として働き電流減少をもたらす効果なども考慮する必要があることがわかった.
|
Research Products
(13 results)
