2008 Fiscal Year Annual Research Report
超平滑界面の耐熱性シリサイド薄膜を用いたメタルソース・ドレインMOSFETの研究
| Project/Area Number |
20035013
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
大毛利 健治 Waseda University, ナノ理工学研究機構, 准教授 (00421438)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山田 啓作 早稲田大学, ナノ理工学研究機構, 客員教授(専任扱い) (30386734)
|
|---|
| Keywords | MOSFET / 極浅接合 / メタル・ソース・ドレイン / Niシリサイド / ショットキー障壁 |
|---|
| Research Abstract |
本研究の目的は、MOSFET構造のエクステンション及びソース・ドレイン領域にシリサイドをベースにした材料を適用し、ソース・ドレイン間抵抗の低減とソース領域でのキャリア数増加によりMOSFETの駆動力を向上させることにある。現在シリサイドとして用いられているNiSiは耐熱性に乏しく、また、Siとのショットキー障壁はON電流の低下をもたらす。本年度は、異種元素を添加したすることにより、耐熱性と平滑性を向上させたNiシリサイドをエクステンションに用いてMOSFETの作製をおこなった。
先ずは、薄膜の特性に関して調べた。Niシリサイド化前の膜構造を以下の様に制御した(Siは基板)。(1)Si/Ni単層膜、(2)Si/Ti/Ni、(3)Si/NiTi混合膜。例えば(2)の場合、Ti及びNiの厚さをそれぞれ1-2nm、及び2-6nmまで変化させた。これらの薄膜の熱処理(シリサイド化)温度依存性を調べた結果、Tiを積層または混合した膜は850℃まで平坦性が保たれる事が判った。また、M単膜であっても2nmという薄い領域では平坦性が保たれる事が判った。これは、凝集の臨界膜厚以下であると考えられる。
これらの薄膜をエクステンションとして用いてMOSFETを作製した。ゲート構造は、poly-Si/SiO駅膜厚2.5nm)とした。Mシリサイドをエクステンション部に形成しないコントロール試料に比べて、活性化条件が600℃の場合は、ON電流の増加が見られたが、OFFリーク電流も増加した。このリーク電流はゲート電圧依存性が無く、SD部と基板のリーク電流である。しかしながら、活性化熱処理条件が950℃以上の場合は、リーク電流が更に増大し、ON電流もコントロール試料より減少する結果となった。エクステンションの構造及びその作製条件について、次年度に最適化していく予定である。
|
Research Products
(7 results)
