| Research Abstract |
本年度では,音響ゴーストや各種環境雑音に耐性を持つフレーズ音声認識システムの方式構築とシステムのLSI化を行った。回路レベルで実現したサブスレッシュホールド領域での回路デバイスライブラリを利用して,極低消費電力型の音声認識システムの設計を行った。本システムの目的は,自然発話中の単語やフレーズの認識である。そのため,音声区間検出部は,自然発話から得られた連続音声波形より単語やフレーズの抽出を行う必要がある。これは,雑音環境下を考慮して,区間検出フリーの並列型音声認識・棄却方式を新たに提案し,その実験をMATLABシミュレータ上で行った。音声棄却方式とは,対象となるフレーズや単語以外の音声が入力された場合それを自動で判断し,認識処理を実施しない機能である。音声分析部(雑音・ゴースト除去部)では,観測音声から,雑音や音響ゴーストを抑制し,その後音声の特徴であるメル周波数軸上ケプストラム係数(MFCC)を計算する。その音声の特徴を用いて,音声認識を行うのが,音声認識部である。これらの各モジュールをレジスタトランスファレベル(RTL)により設計をし,動作確認を行った。次に,その各モジュールの消費電力を,上記のサブスレッシュホールド領域での回路デバイスライブラリにより計算した。RTL設計とは,VLSI設計教育研究センタ(VDEC,東京大学)のCADシステムを用いて行った。さらに,その結果を利用した回路シミュレータは,本研究室保有のCADシステムにより行い,低消費電力の評価を行った。これらのトータルシステムをTSMC(0.25μ)により試作を行い,LSIの動作確認を行った。
|
