2008 Fiscal Year Annual Research Report
プログラマビリティと最大性能を両立するベクトル・アーキテクチャの研究
| Project/Area Number |
20300015
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
五島 正裕 The University of Tokyo, 大学院・情報理工学系研究科, 准教授 (90283639)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
|
|---|
| Keywords | コンピュータアーキテクチャ / スーパスカラプロセッサ / レジスタキャッシュ |
|---|
| Research Abstract |
最大性能とプログラマビリティの観点からは,スーパスカラ・プロセッサは,SIMDの対極に位置する.本研究では,SIMDプロセッサに匹敵する最大性能と,スーパスカラ・プロセソサに匹敵するプログラマビリティを両立するベクトル・アーキテクチャの実現を目指す.具体的な目標どしては,peak performanceではなく,sustained performanceにおいて,SIMD命令セットを備えるマルチコア・プロセッサを超えることにあり,スーパコンピュータから専用LSIまで,あらゆるベクトル処理向けプロセッサの各コアのSIMDユニットを提案アーキテクチャで置き換えることを狙う.昨年度に提案した各要素技術の基本方式を検討し,シミュレーション,試作などによる評価を行う.本年度は,提案アーキテクチャの重要な要素技術となる非レイテンシ指向レジスタ・キャッシュ・システムを提案した.現在のプロセッサでは,レジスタ・ファイルは最も面積に対するインパクトの大きい構成要素となっている.提案のシステムでは,わずかなIPC(lnstructions Per Cycle)の低下で,レジスタ・ファイルのポート数を数分の1程度以下に削減し,回路面積を十分の1程度にまで削減することができる.
|
