2009 Fiscal Year Annual Research Report
| Project/Area Number |
20300016
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
高木 直史 Nagoya University, 大学院・情報科学研究科, 教授 (10171422)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
高木 一義 名古屋大学, 大学院・情報科学研究科, 准教授 (70273844)
|
|---|
| Keywords | VLSIのテスト / 算術演算回路 / 乗算器 / 加算器 / テスト容易化設計 |
|---|
| Research Abstract |
設計の正しさが保証されたテスト容易な演算回路を自動合成するシステム(IP(Intellectual Property)ライブラリ)の開発を目指し、今年度は以下の研究を行った。
1.さまざまな構成が可能なテスト容易な加算器の構成法の開発
計算速度や面積等の要求に合わせてさまざまな構成が可能な並列プレフィクス加算器について、テスト容易化手法を開発した。加算器内での信号の符号化を工夫し、基本セルでの計算を全射関数とすることにより、テストを容易にできることを明らかにした。
2.さまざまな構成が可能なテスト容易な乗算器の構成法の開発
昨年度に開発した手法により桁上げ保存加算器ブロックを組み合わせてテスト容易な部分積加算部を構成し、最終加算器(部分積加算部から出力される二つの2進数を加え合わせる桁上げ伝搬加算器)に1.のテスト容易な並列プレフィクス加算器を用いることにより、テスト容易な乗算器を構成する手法を開発した。部分積加算部と最終加算器を個別にテストする必要がある。
3.提案手法で構成される加算器および乗算器の設計の正しさの保証および性能評価
いくつかの加算器および乗算器を設計し、ハードウェア記述言語で記述し、論理合成を行い、シミュレーションにより、正しさを確認するとともに性能評価を行った。
4.テスト容易な演算回路の自動合成システムの開発に着手
1.の手法に基づき、テスト容易な加算器の自動合成システムの開発に着手した。
|
