2010 Fiscal Year Self-evaluation Report
Optimization Method for Multi-core Processor SoC Architecture
| Project/Area Number |
20300017
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Computer system/Network
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
IMAI Masaharu Osaka University, 大学院・情報科学研究科, 教授 (50126926)
|
|---|
| Project Period (FY) |
2008 – 2011
|
| Keywords | VLSI設計技術 |
|---|
| Research Abstract |
携帯電話などの情報通信機器やメディア・プレーヤーなどのディジタル信号処理用機器に代表される電子システムに対する要求はますます高度になりつつある.これらの要求を実現するためには,プロセッサ、専用ハードウェア回路(ASIC : Application Specific IC),メモリ(RAM、ROM),高周波回路,センサ,アクチュエータなどを含む複雑な電子システムを単一チップ上に実装するSoC System on Chip)技術を駆使する必要がある.
SoCを設計するためには,既設計のコンポーネント(Intellectual Property)を組合せてシステムを構成するIPベース設計手法が有効であり,今後のIPの性質として期待される柔軟性を持ったIPとしてはソフトウェアでプログラム可能なプロセッサ(命令セットプロセッサ)やFPGA (Field自己評価報告書携帯電話などの情報通信機器やメディア・プレーヤーなどのディジタル信号処理用機器に代表される電子システムに対する要求はますます高度になりつつある.これらの要求を実現するためには,プロセッサ、専用ハードウェア回路(ASIC : Application Specific IC),メモリ(RAM、ROM),高周波回路,センサ,アクチュエータなどを含む複雑な電子システムを単一チップ上に実装するSoC (System on Chip)技術を駆使するSoC を設計するためには,既設計のコンポーネント(Intellectual Property)を組合せてシステムを構成するIP ベース設計手法が有効であり,今後のIPの性質として期待される柔軟性を持ったIPとしてはソフトウェアでプログラム可能なプロセッサ(命令セットプロセッサ) やFPGA (Field Programmable Gate Array)などが有用であ
本研究では,与えられた応用に対して,与えられた設計制約のもとで,マルチプロセッサSoCの構成方法を最適化する手法を明らかにする.具体的な研究項目は以下の6つである
(1)応用システムのプロファイリング手法の検討と試作
(2)応用システムの記述の分割手法の提案と評価
(3)与えられたIP の割当と通信方式に対する、設計品質見積り手法の開発
(4)分割された応用記述の部分に対するIPの割当て方法の最適化手法の開発る
(5)システムを構成するIP 間の通信方式の最適化手法の開発
(6)IPの割当方法およびIP 間の通信方式を同時に最適化する手法の開発
|
Research Products
(7 results)
