2010 Fiscal Year Annual Research Report
シリコン単電子・量子・CMOS融合3次元ナノ集積回路システムに関する研究
| Project/Area Number |
20360152
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
竹内 健 東京大学, 大学院・工学系研究科, 准教授 (80463892)
|
|---|
| Keywords | メモリ / 不揮発メモリ / SSD / 3次元LSI / CMOS / 低消費電力 / ナノスケール / フラッシュメモリ |
|---|
| Research Abstract |
本研究の目的は、10nm以下のサイズで室温動作するシリコン単電子デバイス・量子デバイスとCMOSデバイスを3次元構造に集積化したナノ集積回路システムを実現することである。特に10nmサイズで256Gbitの大容量、100MByte/secの超高速な単電子メモリを実現し、10年後の日本の半導体産業を牽引する基盤技術の構築を目的とする。平成23年度にはナノ集積回路システムの重要な構成要素であるナノメモリのスケーリングに関する研究を行った。バルク基板とsilicon-on-insulator(SOI基板を用いた20nm世代以降のNANDフラッシュメモリの微細化限界を短チャネル効果と書き込み禁止動作におけるチャネル昇圧リークの観点から三次元デバイスシミュレーションを用いて検討した。バルクNANDフラッシュメモリではチャネル不純物濃度が高くなると短チャネル効果の抑制に効果的だが,p/n接合の耐圧が悪化するためチャネル昇圧リークが悪化する。SOI NANDフラッシュメモリでは埋め込み酸化膜(BOX)を薄くすると短チャネル効果の耐性は向上するがBOXを介したリークによりチャネル昇圧動作に問題が生じる。バルクNANDフラッシュメモリでは13nm世代でチャネル昇圧リークによる微細化限界を迎えるが,SOI NANDフラッシュメモリでは8nmまで延長が可能であることを明らかにした。
|
