2010 Fiscal Year Annual Research Report
FD-SOIのトータルばらつき抑制効果による超低電圧動作ディペンダブルSRAM
| Project/Area Number |
20360161
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
川口 博 神戸大学, システム情報学研究科, 准教授 (00361642)
|
|---|
| Keywords | SRAM / ディペンダブルVLSI / ばらつき / 低電圧動作 / FD-SOI |
|---|
| Research Abstract |
FD-SOIプロセスを用いて,チップ間ばらつきを抑制する基板バイアス制御回路,およびチップ内ばらつきを抑制する7T/14Tメモリセルを提案した
提案基板バイアス制御回路は,自動的にチップ間のしきい値電圧のばらつきを検出し,補正を行う.従来手法において発生する,動作ごとの基板バイアス制御による速度オーバヘッド,および基板コンタクトに伴う面積オーバヘッドが生じない
提案するSRAMは,2つの従来6トランジスタ構成メモリセルを1組として,双方の内部ノードを追加トランジスタで接続した構成となっている.提案SRAMは二つの動作モードを持ち,それぞれ通常モード,高信頼性モードである.通常モードにおいて,従来の6T SRAMと同様に1ビットのデータを1つのメモリセルで保持する。一方,高信頼性モードにおいて,1ビットのデータを2つのメモリセルで保持することにより,1つのメモリセルで発生するチップ内ばらつきを抑制することが可能となる.そのため,動作マージンを改善し,高い信頼性を確保することが可能となる
0.15-um FD-SOIプロセスを用いて,提案基板バイアス回路を実装した576-kb SRAMを試作し,実測した結果,提案手法を用いない場合と比較して,リテンション電圧下限を0.15V改善することを確認した.また,書き込み・読み出しの通常動作では,電圧下限を0.32V改善することを確認した
|
Research Products
(3 results)
