2010 Fiscal Year Annual Research Report
ダイナミック・リコンフィギャラブル・コンポーネントの設計最適化手法
| Project/Area Number |
20500050
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
武内 良典 大阪大学, 大学院・情報科学研究科, 准教授 (70242245)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
今井 正治 大阪大学, 大学院・情報科学研究科, 教授 (50126926)
坂主 圭史 大阪大学, 大学院・情報科学研究科, 助教 (00346173)
|
|---|
| Keywords | 低消費電力 / 設計最適化 / Forward Error Correction / SoC |
|---|
| Research Abstract |
本研究では、アプリケーションとして無線通信を想定し、ダイナミラク・リコンフィギュラブル・コンポーネントの消費電力最適化手法に関する研究を進めた。平成22年度は、平成20年、21年に行ったアプリケーション解析、プロファイリングの結果から、提案モデルの拡張を行い、Forward Error Correction(FEC)処理のための低消費電力でダイナミックに機能を変更できる2ステージのコンフィギュラブル・デコーダ・モデル(2-stage Configurable Decoder Model)を提案した。提案したコンフィギャラブル・デコーダは、標準化された符号化方式であるターボ符号、Viterbi符号に対応し、拘束長、PE(処理エレメント)数、並列数等のパラメタを持つ。コンフィギュレーションは2段階のステージに分解され、第一ステージでは、対象の符号化方式、PE数、演算の並列化数などハードウェア設計時に決定し、第2ステージで、動作時にパラメタを与えることにより、処理性能、ハードウェア面積、消費電力の異なるFECデコーダの生成できるようになった。一方、無線通信において消費電力の大きな部分を占める変調、復調方式部の電力解析を行うため、実際に無線の変調、復調部のディジタル設計をHDLを用いて行い、論理合成をおこなって、その回路規模と消費電力を調べた。また、その結果を用いて、シミュレーションを繰り返すことにより、伝送エラーレートを変化させたときの変復調部における消費電力変化の解析を進めた。解析結果から、伝送エラーレートを仮定した場合の演算処理ビット数を変化させることにより、誤りの小さい低消費電力変復調回路を実現できることを示した。
|
