2010 Fiscal Year Annual Research Report
高速動作可能なプログラマブル・ロジック・コントローラの構成法と実現
| Project/Area Number |
20500056
|
|---|
| Research Institution | Meiji University |
|---|
Principal Investigator |
井口 幸洋 明治大学, 理工学部, 教授 (60201307)
|
|---|
| Keywords | PLC / FPGA / 多値論理 / CUDA / Residue number system / reconfiurable system |
|---|
| Research Abstract |
「産業用シーケンス制御を行うPLC(Programmable Logic Controller)」の高速化と高信頼化の二つを目的として当該研究を進めてきた.最終年度にあたっては,実現方法としてFPGA (Field Programmable Gate Array)を使用して,当初の目的である従来機(組み込み用マイクロプロセッサを用いたPLC)の100倍の高速化を達成できた(査読付き国際会議で1件採録).しかしながら,商用機であるPLCに対しては30倍の高速化は達成できたもののそれ以上の高速化を実現できずに苦労した.そこで,GPGPUの多数のマイクロプロセッサを用いた実現なども試し,高速化の可能性を試しつつ,可能性が見えた状態となった(このときの成果は査読付き国際会議に1件採録).一方,本来のFPGA実現でさらに高速化を達成すべく,まったく新しい方法について見当を行った.
この方式について,2011年2月～3月に精力的に検討を行った結果,従来の高速化を大幅に上回る商用機の100倍の高速化を達成できることが試作で確かめられた.本方式については,特許にもつながる重要な研究に発展する可能性があるので慎重にその性能を試し,開発ツールも現在整備を行い,11月の国際会議の投稿締め切り(ISMVL 2012に投稿予定)にあわせ準備を進めている.従来方式では高速化がメモリ量の多大な増大を招いていたことをNPN同値類を応用し,メモリ消費を抑えつつ高速化を達成できるというブレイクスルーを発見したことであった.
一方,高信頼化については,冗長剰余数系を用いることで実現可能なことを目指し,そのハードウェア化の方式について2件の査読付き国際会議論文集に採録されている.
|
