2008 Fiscal Year Annual Research Report
工業高専におけるシステムLSI設計技術教育システムの開発
| Project/Area Number |
20500765
|
|---|
| Research Institution | Tokyo National College of Technology |
|---|
Principal Investigator |
鹿毛 哲郎 Tokyo National College of Technology, 電子工学科, 教授 (30390420)
|
|---|
| Keywords | LSI論理設計 / 論理回路設計教育 / ハードウエア設計記述 / Verilog-HDL / FPGA |
|---|
| Research Abstract |
ハードウエア設計記述言語(HDL)による論理回路設計教育の取り組みの初年度として、HDL設計環境の調査と学生実験での試行を行った。HDL設計環境として、設計した論理回路をその場で実行検証できるFPGA (Field Programmable Gate Array)を採用し、Altera社のQuartus IIというソフトウエアを用いてHDL設計データをFPGAに実装する。
このようなHDL設計環境の下で、電子工学科4年生の電子工学実験IIIにおいてHDL論理回路設計の実習実験を行った。実験時間は、電子工学科の4年生(40名)に対して学生を6班に分けて4時間×2回で半年間行った。実験内容は、ハードウエア記述言語Verilog-HDLの文法を説明し、続いて学生がそれぞれ基本的な組み合わせ回路をHDL設計する。現有のFPGAボードが2枚で、学生は交代でそれぞれ作成したHDL設計ファイルをFPGAボードに実装し、実験した学生全員が4ビット加減算器を正しく動作させることができた。
実験の修了後、学生アンケートを行った。アンケート結果は、FPGAを使ったHDL論理設計に興味がある、事前説明が少なくてVerilog-HDL言語が十分に理解できなかった、組み合わせ回路だけでなくさらに順序回路について設計したい、などというものであった。
今回は試行的な位置づけで、FPGAによるHDL論理設計に対して学生の高い関心が得られたが、時間・設備ともに不十分であった。来年度は今回の試行結果をベースにして、さらに本格的なLSI設計教育へと発展させる。
|
