2010 Fiscal Year Annual Research Report
ガラス上における歪み擬似単結晶SiGeの創製と薄膜トランジスタの高速化
| Project/Area Number |
20560011
|
|---|
| Research Institution | Kyushu University |
|---|
Principal Investigator |
佐道 泰造 九州大学, 大学院・システム情報科学研究院, 准教授 (20274491)
|
|---|
| Keywords | 電子デバイス・機器 / 集積回路 / ディスプレイ / シリコンゲルマニウム / 薄膜トランジスタ |
|---|
| Research Abstract |
本研究では、ガラス上における歪み擬似単結晶SiGeの創製と薄膜トランジスタの高速化を目的として研究を推進した。本年度は最終年度として、非晶質SiGe薄膜/Al薄膜/ガラス基板の積層構造における層交換成長(AIC成長)法を高度化し、結晶方位の制御されたSiGe結晶を形成する手法、及び結晶方位の制御されたSiGe上への歪みエピタキシャル成長を検討した。
ガラス基板上にAl膜をスパッタリング法により堆積後、同一真空チャンバ中で酸素暴露(パラメータ:圧力、暴露時間)を行った。その後、非晶質SiGe膜(Ge濃度:50～100%)を堆積し、熱処理(300～450℃)を行ってAl誘起固相成長を進行させた。SiGe成長層の粒径、配向性、歪み量を電子顕微鏡法、X線回折法、ラマン散乱分光法を用いて詳細に評価したところ、Ge濃度の増加につれ、ランダムなバルク核発生が顕著化するとの課題に遭遇したが、試料構造(SiGe/Al膜厚)の適正化により、配向制御性の向上を実現した。更に、絶縁膜上に形成したSiGe仮想基板上へのホモエピタキシャル成長を検討した。成長層の格子定数及び結晶性を詳細に評価し、成膜条件を適正化する事により結晶性の極めて良好なエピタキシャル成長を実証した。上記と並行し、仮想基板フリーな歪み導入プロセスを実現する為、応力印加膜を用いた局所歪み技術も検討し、高い格子歪み(≧1%)の導入を実現した。更に、SiGe薄膜トランジスタの要素プロセスを検討し、S/D電極をシリサイド接触とした高速薄膜トランジスタの作製プロセスを構築した。
|
