2010 Fiscal Year Self-evaluation Report
Ge surface modification and improvement of insulator and interface for MISFET having high mobility
| Project/Area Number |
20560300
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Research Field |
Electronic materials/Electric materials
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
KANASHIMA Takeshi Osaka University, 基礎工学研究科, 准教授 (30283732)
|
|---|
| Project Period (FY) |
2008 – 2011
|
| Keywords | 作製・評価技術 / 量子化学計算 / 表面 |
|---|
| Research Abstract |
ULSIデバイスの微細化は高性能化・低コスト化ができるためであり、これが崩れてしまうと微細化のモチベーションが失われる。そこで、本申請ではULSIの性能に大きな影響を及ぼす移動度がSiよりも高いGeを使ったデバイスを作製するために必要となる表面処理方法について調べ実用化に向けた検討を行うことを目的とする。
(1)量子化学計算のためのGe基板モデルの構築:量子化学計算を行うためには、対象となるGeのモデルを構築する必要がある。モデルは結晶の一部を切り出し平面方向に周期境界条件を課して疑似的に無限に広がったものとする。
(2)Ge基板モデルを用いた表面終端原子の検討:Geクラスター表面に色々な原子を反応させ安定構造を計算する。また、これらの修飾された表面と酸素との反応性について調べ表面を不活性化できるものについて探索を行う
(3)表面修飾Geの作製:実際に求まった構造を実際に作製する方法について調べる。溶液処理または気相処理により実現できないか理論的に調べる。他にも、熱的に拡散させる、ラジカルなど活性種を使うなど、実用化を考えてできるだけ広く用いられている方法を研究室で実施使用可能な装置を活用して研究を進めていく。
(4)表面修飾の実験的検証:実際にGe基板に対し表面処理を行い、どのような表面になっているかをXPSやAFMなどにより調べる。実験結果と計算結果を対比しながらより正確に表面修飾について検討を行う。
(5)High-k/Ge界面の作製:MOCVDや溶液法などを用いてGe 基板等の上にhigh-k薄膜の作製を行う。作製された薄膜は所属する研究室で使用可能な各種評価装置(I-V、C-V、FT-IR、XPS、AFM、ESRなど)を活用し、その基本的特性を確認する。
(6)High-k/Ge界面の未結合手の不活性化:分子軌道計算などにより界面の不活性化を行うために有効な元素もしくは構造について検討する。
(7)High-k/Ge界面特性改善:計算で求まった知見を用い実際にhigh-k/Ge構造を作製し、界面の不活性化の実験を行う。界面状態についてはC-VやDLTS などについて評価を行う。
|
