2008 Fiscal Year Annual Research Report
部分計算によるFPGAを用いた計算高速化理論の確立
| Project/Area Number |
20700030
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
伊藤 靖朗 Hiroshima University, 大学院・工学研究科, 助教 (40397964)
|
|---|
| Keywords | FPGA / ハード・ソフト協調設計 |
|---|
| Research Abstract |
平成20年度では、部分計算によるFPGAを用いた計算高速化理論の確立するための最初の段階として、研究計画に基づき、ある性質Pを満たす問題を解決するために, FPGAを用いた部分計算ツールを開発した. ここである性質Pとは, 以下の2つの条件からなる。(1)その問題を解決するのに, 関数f(x, y)の計算を頻繁に繰り返す必要がある. (2)関数f(x, y)の第一引数xは固定した値であり, 第二引数yはさまざまな値をとる. この場合, 第一引数xを中にとりこんだ関数f'(y)(=f(x, y))が高速に計算できれば, 問題を解く時間を大幅に短縮することができる. この性質を満たす問題の高速解法を実現するためのツールの開発を行った. このツールは, ユーザによる関数f(x, y)の仕様記述が与えられたときに, その関数から引数xを固定した関数f'(y)(=f(x, y))の仕様を自動的に生成し, さらにf'(y)を計算する回路のハードウェア記述を出力する. このハードウェア記述は, 論理合成ツールを用いることにより, FPGAにダウンロード可能な回路情報データに変換される. この回路情報データをFPGAにダウンロードすることにより, ホストPCはFPGAをコプロセッサとして利用し, 関数f'(y)の計算時間を短縮することにより, 全体の処理時間の高速化をはかる. そして, 具体的な問題、本年度は画像の2値処理やラベリング処理にこのツールを適用し評価を行った. その結果、部分計算ツールを用いたシステムでは同じ処理を行うソフトウェアと比較して高速に実行することを確認した。この結果を用いて、次年度以降の汎用的な問題に対する部分計算ツールの開発に繋げたいと考える。
|
