2011 Fiscal Year Annual Research Report
部分計算によるFPGAを用いた計算高速化理論の確立
| Project/Area Number |
20700030
|
|---|
| Research Institution | Hiroshima University |
|---|
Principal Investigator |
伊藤 靖朗 広島大学, 大学院・工学研究院, 助教 (40397964)
|
|---|
| Keywords | FPGA / ハード・ソフト協調設計 |
|---|
| Research Abstract |
平成23年度も引き続き、部分計算によるFPGAを用いた計算高速化理論の確立するため、ある性質Pを満たす問題を解決するために,FPGAを用いた部分計算ツールを開発を行ってきた.ここである性質Pとは,以下の2つの条件からなる.(1)その問題を解決するのに,関数f(x,y)の計算を頻繁に繰り返す必要がある.(2)関数f(x,y)の第一引数xは固定した値であり,第二引数yはさまざまな値をとる.この場合,第一引数xを中にとりこんだ関数f'(y)(=f(x,y))が高速に計算できれば,問題を解く時間を大幅に短縮することができる.本年度は具体的な問題として,RSA暗号に対して部分計算によるFPGAを用いた実装を行った.具体的には,書き換え可能な回路を補助するための大容量の組込みRAMと高速信号処理用のDSPを効果的に利用することにより、RSA暗号の計算に必要なモンゴメリ乗算を実装し、さらに、その中でも計算量が大きいRSA復号化に重点を置き,中国人剰余定理と本手法を組み合せることで高速化を実現した.その結果、部分計算ツールを用いたシステムでは同じ処理を行うソフトウェアと比較して高速に実行することを確認した.
これまで、部分計算によるFPGAを用いた計算化高速化について,様々な問題について適応させてきた.具体的には,画像処理,多倍長計算,暗号処理などを実装してきた.その結果,様々な問題に対して,本手法は十分に有効であり,かつ,計算高速化の新しいパラダイムとして理論展開可能であると考える.
|
