2008 Fiscal Year Annual Research Report
省電力・省スペーススーパーコンピューティングのための密結合FPGAクラスタの開発
| Project/Area Number |
20700040
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 Tohoku University, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Keywords | FPGA / 数値計算 / 専用計算機 / シストリックメモリアーキテクチャ |
|---|
| Research Abstract |
本研究では、省電力・省スペースな高速計算機の実現をめざして、回路書き換え可能デバイスであるFPGAを多数組み合わせたFPGAクラスタによる数値計算専用計算機の研究開発を行う。特に、FPGAクラスタ上に構築する計算アルゴリズムに特化した計算回路のための基本アーキテクチャを明らかとすることを目的としている。以下、本研究課題の本年度の研究実績について概要を述べる。
本年度では、まず、密結合FPGAクラスタの構成するためのネットワークトポロジについて検討を行い、本研究の対象とする差分法に基づく計算に対してはメッシュネットワークが適していることを明らかにした。この上で、各FPGAが持つ計算性能からFPGA間データ通信に必要な帯域と遅延を見積もり、FPGA間の限られた通信チャネルを有効に利用するための時分割データ送信機構の提案と評価を行った。実際に、現有のボード上において接続されたFPGA間でデータ通信を行うための高速インターコネクション回路の設計と実装を行い、実機に求められる各種設計パラメータを得た。
また、対象とする各種数値計算アルゴリズムの精査を行い、メッシュネットワークにより接続されたFPGAアレイ上で効率良く、かつスケーラブルに超並列計算を実現するための計算モデルの提案と、そのための基本アーキテクチャであるシストリック計算メモリアーキテクチャの検討を行った。FPGAによる専用計算機の実装と、開発環境として必要な各種ソフトウェアツールの開発を行い、2つのFPGA上で実際に幾つかのベンチマーク計算を実行することができた。これにより、提案する並列計算モデルが有効であることを実証した。
併せて、密結合FPGAクラスタが汎用のマイクロプロセッサシステムと比べて電力・性能比の点で優れていることを、実機による消費電力測定により明らかにした。
|
