2009 Fiscal Year Annual Research Report
省電力・省スペーススーパーコンピューティングのための密結合FPGAクラスタの開発
| Project/Area Number |
20700040
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 Tohoku University, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Keywords | FPGA / 数値計算 / 専用計算機 / シストリックメモリアーキテクチャ |
|---|
| Research Abstract |
本研究では、省電力・省スペースな高速計算機の実現を目指して、回路書き換え可能デバイスであるFPGAを多数組み合わせたFPGAクラスタによる数値計算専用計算機の研究開発を行った。特に、FPGAクラスタによる実装に適し、かつ対象とする計算アルゴリズムに特化した計算回路のための基本アーキテクチャについて検討を行った。以下、本年度の研究実績について概要を述べる。
本年度では、メッシュネットワークによる密結合FPGAクラスタを試作実装するために複数のFPGAボードを導入した。このFPGAボードを複数接続して大規模なアレイ型専用計算機を構築する上で必要となる、FPGA間の限られた通信チャネルを有効に利用するための時分割データ送信機構の設計及び実装と、異なるクロックドメインのための局所同期大域非同期(GALS)機構の提案と評価を行った。実際に2つのFPGAを接続し、これらに跨るアレイ型計算機を実装した。ベンチマークとして線形方程式系の反復ソルバー、流体力学計算、電磁場計算を計算し、単体のFPGAと比べて複数のFPGAからなる密結合クラスタがその数に比例した性能を発揮することを確認した。さらに、そのようなスケーラブルな性能を実現するには専用計算機のための計算プログラムにおける演算と通信のスケジューリングが重要であり、時分割データ送信機構を活かすために通信を複数サイクルに分散して行う必要があることを明らかにした。
以上の他、専用計算機におけるメモリシステムの性能を向上させるため、リアルタイム数値データ圧縮ハードウェアについてその有効性の評価を行った。浮動小数点データの非可逆圧縮アルゴリズムに対し計算途中データの圧縮率を求めたところ、平均で元のデータの2分の1から4分の1となることが確認できた。これを有効に利用することができれば、メモリの帯域を2から4倍に増加可能との見積もりが得られた。
|
