2009 Fiscal Year Annual Research Report
計算機代数に基づく高性能VLSIデータパスの形式的設計技術の開発
| Project/Area Number |
20700041
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
本間 尚文 Tohoku University, 大学院・情報科学研究科, 准教授 (00343062)
|
|---|
| Keywords | 計算機システム / システムオンチップ / VLSI設計技術 / 算術アルゴリズム / 形式的設計 / 計算機代数 / データパス / グレブナー基底 |
|---|
| Research Abstract |
平成21年度は,交付申請書の1.および2.に対応して以下の2項目について研究を行った.
1.前年度に開発した検証手法の性能評価を行った.まず,比較のため,従来の形式的検証手法(ワードレベルの決定グラフや二分モーメントグラフ)を実装した.従来手法で用いるグラフ構造は,ARITHに新たな記述を追加することなく実現した.その上で,いくつかの回路機能の検証を通して提案手法の性能を比較・評価した.具体的には,従来手法が有利な例として並列プリフィックス加算器,提案手法が有利な例としてWallace加算木をそれぞれ検証した.開発した手法は,論理演算を含む任意の機能を原理的に検証可能であるが,検証の複雑さは対象となる数式の数と次数に依存するため,算術演算を論理レベルで最適化したアルゴリズムに適用した場合には検証時間が増大した.評価結果から従来手法と提案手法の最適な組み合わせを考案するとともに,より大規模な算術アルゴリズムにも適用可能な形式的検証手法を検討した.
2.べき乗剰余算アルゴリズムを生成可能なモジュールジェネレータを開発した.まず,前年度に設計したアルゴリズムをARITHでライブラリ化した.次に,回路設計用ソフトウェア(Design CompilerおよびAstro)によりその性能を概算した.特に優れた性能が期待できるモジュールについては,FPGAによるプロトタイプを試作した.また,それと並行して,モジュール検証の高速化のため,前年度に開発した検証手法をジェネレータに実装した.公開鍵暗号や共通鍵暗号モジュールを自動生成するための拡張についても合わせて検討した.
|
Research Products
(15 results)
