• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2010 Fiscal Year Annual Research Report

安全性と製造検査容易性の両立したLSI設計方法の研究法の研究

Research Project

Project/Area Number 20700050
Research InstitutionKyushu University

Principal Investigator

吉村 正義  九州大学, 大学院・システム情報科学研究院, 助教 (90452820)

Keywordsディペンダブルコンピューティング / 暗号・認証等 / テスト容易化設計 / システム / 安全
Research Abstract

今年度は4つの研究目標に対して、それぞれ以下のような研究を行った。
(1)秘密情報の安全性の定量化と安全性を阻害する要因の明確化
昨年度提案した秘密情報が搭載されるLSIにおける安全性の定量的な尺度を用いて、安全性を阻害する要因を定量的に評価した。具体的には、秘密情報が搭載されるLSIにおいて、安全性を担保する回路のアーキテクチャを抽出し、まずアーキテクチャのどの構成要素が秘密情報の秘匿に貢献しているかの解析および評価を行った。具体的には共通鍵方式の標準的な暗号回路であるRSAを例にとって解析と評価を行った。
(2)製造検査容易性を推定および計測技術の確立
(3)検査系列自動生成技術開発
秘密情報を保持するために、(1)で検討したアーキテクチャの当該部分をノンスキャン設計とパーシャルスキャン設計したそれぞれ回路に対しての製造検査容易性に対する評価を行った。具体的には、まず製造検査用の系列を作成する際の制約条件の抽出を行った。暗号回路に入力される制御系列をすべて列挙し、列挙された系列一つ一つを製造検査用の制約とした。個々の制約ごとに製造検査用の系列を作成した。次に製造検査容易性の評価尺度の一つである故障検出率を求めた。具体的には生成した製造検査用のパタンを入力して、順序回路故障シミュレータを用いて、故障検出率を求め、必要な故障検出率を満たしていることが解った。
(4)安全性と製造検査容易性を確保するLSIの設計フロー
(1)(2)(3)の手順によって,安全性と製造検査容易性を両立させるLSIの設計フローとして確立することができた。

  • Research Products

    (20 results)

All 2011 2010

All Presentation (20 results)

  • [Presentation] A Multiple-Bit-Upset Tolerant 8T SRAM Cell Layout with Divided Word line Structure2011

    • Author(s)
      S.Yoshimoto, et al
    • Organizer
      7th Workshop on Silicon Errors in Logic-System Effects
    • Place of Presentation
      アメリカ
    • Year and Date
      2011-03-31
  • [Presentation] An SER Analysis Method for Sequential Circuits2011

    • Author(s)
      Masayoshi Yoshimura, et al
    • Organizer
      7th Workshop on Silicon Errors in Logic-System Effects
    • Place of Presentation
      アメリカ
    • Year and Date
      2011-03-30
  • [Presentation] EDA tools for soft error tolerance2011

    • Author(s)
      So Hasegawa, et al
    • Organizer
      Design Automation and Test in Europe (DATE'11)Exhibition, University Booth
    • Place of Presentation
      フランス
    • Year and Date
      2011-03-16
  • [Presentation] 製造ばらつきを考慮したフィールドテストのためのパス選択法2011

    • Author(s)
      柏崎智史, et al
    • Organizer
      ディペンダブルコンピューティング研究会
    • Place of Presentation
      機械振興会館(東京都)
    • Year and Date
      2011-02-14
  • [Presentation] 機能的時間展開モデルを用いたデータパス回路のテスト生成法2011

    • Author(s)
      早川鉄平, et al
    • Organizer
      ディペンダブルコンピューティング研究会
    • Place of Presentation
      機械振興会館(東京都)
    • Year and Date
      2011-02-14
  • [Presentation] 製造ばらつきを考慮したVLSIのフィールドテスト法2011

    • Author(s)
      柏崎智史, et al
    • Organizer
      FTC研究会
    • Place of Presentation
      かんぽの宿 恵那(岐阜県)
    • Year and Date
      2011-01-21
  • [Presentation] テスト圧縮のためのテスト生成に関する一考察2011

    • Author(s)
      山崎達也, et al
    • Organizer
      FTC研究会
    • Place of Presentation
      かんぽの宿 恵那(岐阜県)
    • Year and Date
      2011-01-20
  • [Presentation] A Comprehensive Functional Time Expansion Model Generation Method for Datapaths Using Controllers2010

    • Author(s)
      Toshinori Hosokawa, et al
    • Organizer
      11th Workshop on RTL and High Level Testing
    • Place of Presentation
      中華人民共和国
    • Year and Date
      2010-12-06
  • [Presentation] キャプチャ時低消費電力指向テスト生成における検出疑似外部出力決定法2010

    • Author(s)
      沈揚, et al
    • Organizer
      デザインガイア2010
    • Place of Presentation
      九州大学医学部百年講堂(福岡県)
    • Year and Date
      2010-11-29
  • [Presentation] An estimation of encryption LSI testability against scan-based attack2010

    • Author(s)
      Masayoshi Yoshimura, et al
    • Organizer
      International Symposium on Communications and Information Technologies 2010
    • Place of Presentation
      明治大学(東京都)
    • Year and Date
      2010-10-28
  • [Presentation] A Test Pattern Matching Method on BAST Architecture Using Don't Care Identification for Random Pattern Resistant Faults2010

    • Author(s)
      Toshinori Hosokawa, et al
    • Organizer
      International Symposium on Communications and Information Technologies 2010
    • Place of Presentation
      明治大学(東京都)
    • Year and Date
      2010-10-28
  • [Presentation] ソフトエラーに起因するパルスのラッチ確率のモデル化2010

    • Author(s)
      平田元春, et al
    • Organizer
      VLSI設計技術研究会
    • Place of Presentation
      京都工芸繊維大学(京都府)
    • Year and Date
      2010-09-28
  • [Presentation] 順序回路のソフトエラー耐性評価手法の高速化2010

    • Author(s)
      吉村正義, et al
    • Organizer
      DAシンポジウム2010
    • Place of Presentation
      ホテル日航豊橋(愛知県)
    • Year and Date
      2010-09-03
  • [Presentation] ソフトエラー耐性と面積オーバーヘッドのトレードオフを考慮したTMRをベースとしたエラー訂正手法2010

    • Author(s)
      原田翔次, et al
    • Organizer
      DAシンポジウム2010
    • Place of Presentation
      ホテル日航豊橋(愛知県)
    • Year and Date
      2010-09-03
  • [Presentation] デバイスシミュレータを用いた論理回路のソフトエラー解析2010

    • Author(s)
      小津和大昌, et al
    • Organizer
      DAシンポジウム2010
    • Place of Presentation
      ホテル日航豊橋(愛知県)
    • Year and Date
      2010-09-03
  • [Presentation] ランダムパターンレジスタント故障検出用ドントケア抽出を用いたBASTアーキテクチャにおけるテストパターンマッチング法2010

    • Author(s)
      陳贇, et al
    • Organizer
      ディペンダブルコンピューティング研究会
    • Place of Presentation
      機械振興会館(東京都)
    • Year and Date
      2010-06-25
  • [Presentation] TMR based Error Correction Method Considering Trade-off between Area and Soft-Error Tolerance2010

    • Author(s)
      Shoji Harada, et al
    • Organizer
      19th International Workshop on Logic and Synthesis 2010, pp.69-75, University of California Irvine
    • Place of Presentation
      アメリカ
    • Year and Date
      2010-06-18
  • [Presentation] 順序回路のソフトエラー耐性評価における高精度な近似評価手法2010

    • Author(s)
      城林直樹, et al
    • Organizer
      VLSI設計技術研究会
    • Place of Presentation
      北九州国際会議場(福岡県)
    • Year and Date
      2010-05-19
  • [Presentation] 有限状態機械の分割に基づく定常状態確率の近似計算手法2010

    • Author(s)
      長谷川創, et al
    • Organizer
      VLSI設計技術研究会
    • Place of Presentation
      北九州国際会議場(福岡県)
    • Year and Date
      2010-05-19
  • [Presentation] Evaluation of Transition Untestable Faults Using a Multi-Cycle Capture Test Generation Method2010

    • Author(s)
      Masayoshi Yoshimura, et al
    • Organizer
      13th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems
    • Place of Presentation
      オーストリア
    • Year and Date
      2010-04-14

URL: 

Published: 2012-07-19  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi