2008 Fiscal Year Annual Research Report
単一磁束量子論理回路によるストカスティック論理ニューロ演算のハードウェア化
| Project/Area Number |
20760213
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小野美 武 Tohoku University, 電気通信研究所, 助教 (70312676)
|
|---|
| Keywords | 超伝導素子・材料 / 磁束量子 / ジョセフソン接合 / ニューロ / 集積回路 |
|---|
| Research Abstract |
本年度はこれまでの研究成果から集積化に見通しが得られているストカスティックニューロ演算回路の基本構成演算ブロックの数値解析・レイアウト設計を行った。ニューロ演算用の磁束量子回路の試作では超電導工学研究所の標準プロセスを利用した集積回路の試作が行われた。同試作チップを用いたストカスティックニューロ演算システムの設計において、これまでに提案を行ってきた膜電位の生成に用いる新規のアップダウンカウンタの実験的な動作検証を行った。4ビットのアップダウンカウンタを集積化したチップでは正常な論理動作が確認された。本アップダウンカウンタはアップカウントとダウンカウントを独立な回路で行い、値の読み出し時にアップカウンタの値からダウンカウンタの値を減算する方式である。数値解析と2ビットのテスト回路による高速信号応答から、本アップダウンカウンタでは100GHz以上の磁束量子パルスをカウントすることが可能である。また、ストカスティックパルスコーディングに利用する4ビットの疑似乱数生成回路と、符号の正負を識別してストカスティックパルス列の入力方向を切り替えるセレクタ回路の動作検証も確認された。ただし、膜電位の値に応じた出力を行う活性化関数回路の動作検証まで達成できなかったため、次年度も演算ブロックの試作を継続して行う必要がある。必要な演算機能に関してはほぼ集積化が可能であることが実験を通して確認されたため、次のステップとしてのニューロ回路試作への展開に見通しを得ることができた。
|
