2009 Fiscal Year Annual Research Report
単一磁束量子論理回路によるストカスティック論理ニューロ演算のハードウェア化
| Project/Area Number |
20760213
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
小野美 武 Tohoku University, 電気通信研究所, 助教 (70312676)
|
|---|
| Keywords | 超伝導素子・材料 / 磁束量子 / ジョセフソン接合 / ニューロ / 集積回路 |
|---|
| Research Abstract |
本年度はこれまでの研究成果から集積化に見通しが得られている、ストカスティックニューロ演算回路の基本構成演算ブロックを用いたストカスティックニューロ回路の数値解析とレイアウト設計を行った。回路全体を構成する上で、各演算ブロックのタイミング制御やチップの利用可能領域(5mm角)中に集積化を行うための回路レイアウトの構築に問題があり、回路全体の試作までは達成できなかった。本年度の計画としては8ビットのワード長の回路を使用してニューロ演算回路の構築を目指すこととしていたが、ニューロ演算の膜電位の値に応じた出力を得るための活性化関数回路を実現するためのディジタル比較器において、回路面積が増大し、既存の回路レイアウトでは5mm角のチップ上に集積化することが困難であることが判明した。これに伴い回路レイアウトの改良を要することとなり、そのためのタイミング制御の設計が未達となっている。チップ上に搭載可能な回路サイズの上限が決まっていることから、ワード長を小規模に縮小した回路の設計が必要となる可能性もあり、回路全体の構成変更も考慮する必要があることが判明した。以上のことから、基本演算ブロックの回路レイアウトの縮小化と、チップ上に搭載可能な演算回路の探求を、設計による試作を通じて次年度も継続して行う必要がある。これらの得られた新たな課題や知見により、ストカスティックニューロ回路試作への展開に見通しを得ることができた。
|
