2022 Fiscal Year Annual Research Report
Scientific research on carbon nanotube-based analog integrated circuits with stretching ability
| Project/Area Number |
20H00243
|
|---|
| Research Institution | Nagoya University |
|---|
Principal Investigator |
大野 雄高 名古屋大学, 未来材料・システム研究所, 教授 (10324451)
|
|---|
| Project Period (FY) |
2020-04-01 – 2024-03-31
|
| Keywords | フレキシブルエレクトロニクス / アナログ集積回路 / カーボンナノチューブ / CMOS |
|---|
| Outline of Annual Research Achievements |
ウェアラブルセンサデバイス実現のために必須のアナログ集積回路の実現を目指し、CNTアナログ集積回路の設計・プロセスの学理と技術基盤 の構築を目的とし研究を推進している。特に、CNT TFTの特性ばらつきを含めた精密デバイスモデルを構築し、CNTアナログ集積回路の設計指針を明らかにし、そ の可能性を明らかにすること、さらに、ウェアラブルデバイス応用を視野に入れ、新たに局所歪み制御という独自技術を導入することに よ り、動的な表面にも設置可能な伸縮するCNT集積回路を実現することを目標としている。
昨年度までに、センサデバイスで最も重要なアナログ回路であるアナログフロントエンド回路をカーボンナノチューブで初めて実現するなど、 本研究課題のおおよその目標を達成している。本年度は、当初計画にないがCMOSに基づく低消費電力アナログ回路の実証に挑戦し、新規のばらつき抑制回路を提案するなどの成果を挙げている。
まず、CMOS素子の低消費電力化を目指し、pMOS, nMOSにおける少数キャリア伝導の抑制を目指した。独自の背面露光と斜め蒸着法を組み合わせた自己整合プロセスにより、非対称ゲート構造を形成する技術を考案・実現し、少数キャリア伝導の減少を確認した。作製したCMOSデバイスについてモデリングを行い、CMOSアナログ集積回路の設計基盤を構築した。特に、素子ばらつきの影響を抑制する新たな増幅回路を考案し、その有効性を回路シミュレーションから明らかにするなど、カーボンナノチューブCMOSアナログ回路設計の基盤技術の構築を進めた。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初目的を昨年度で達成し、今年度は当初計画にないCMOSアナログ回路の設計・試作を進めるなど、カーボンナノチューブアナログ回路の低消費電力化に対する研究に取り組んでいる。
|
| Strategy for Future Research Activity |
RFフロントエンド実現のためのカーボンナノチューブトランジスタの高周波化（高密度薄膜形成技術、寄生容量低減技術、高周波動作解析に基づく素子構造検討）を行うことに加え、センサやRFフロントエンドなどの機能回路のモノリシック集積を実現するためのプロセス基盤技術を構築する。
|
