2023 Fiscal Year Annual Research Report
スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築
Project/Area Number |
20H00590
|
Research Institution | Ritsumeikan University |
Principal Investigator |
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
Co-Investigator(Kenkyū-buntansha) |
佐藤 寿倫 福岡大学, 工学部, 教授 (00322298)
原 祐子 東京工業大学, 工学院, 准教授 (20640999)
李 陽 電気通信大学, 大学院情報理工学研究科, 准教授 (20821812)
請園 智玲 福岡大学, 工学部, 助教 (50610060)
三浦 典之 大阪大学, 大学院情報科学研究科, 教授 (70650555)
崎山 一男 電気通信大学, 大学院情報理工学研究科, 教授 (80508838)
|
Project Period (FY) |
2020-04-01 – 2024-03-31
|
Keywords | Approximate Computing / 物理セキュリティ / IoT |
Outline of Annual Research Achievements |
スケーラブルな物理セキュリティを可能にする近似計算の設計基盤と理論の構築に向けて、(a)スケーラブルな物理セキュリティを可能にする近似演算回路の開発、(b)物理セキュリティ強度要求に応じたACマスキング回路の自動合成技術の開発、(c)スケーラブルな物理セキュリティに関する安全性指標の理論の構築について研究を実施した。 サブテーマ(a)に関しては、AES暗号回路において情報漏洩の危険性が大きいSboxについて、電源および電磁波サイドチャネル漏洩を低減するためのカスタム設計を行った。対象回路を搭載した実証チップを製造し、物理攻撃に対するセキュリティ耐性とそのコストのトレードオフを実機評価した。また、近似加算器において、2の補数表現の負の数を扱う場合の誤差が処理結果に与える影響を解析した。 サブテーマ(b)に関しては、マスキング対策が行われていないAES回路とマスキング対策が行われたAES回路を高位合成により設計し、電力サイドチャネル攻撃耐性を評価した。また、高位合成の最適化とTIを組み合わせた、ARX暗号回路の耐タンパ回路設計手法を提案した。さらに、電力サイドチャネル攻撃に対して堅牢な小型・省電力プロセッサを開発した。 サブテーマ(c)に関しては、NISTの認証付き暗号候補について、乱数生成器の周波数を変更させた場合のTVLAへの影響を評価し、近似計算との関係について調査を行った。また、サイドチャネル攻撃(SCA)と差分フォルト分析(DFA)両方の対策になるM&M AESのAES S-boxに対し、乗算マスク方式を実装評価した。さらに、FPGA実装された暗号システム向けのサイドチャネルマスキングのためのノイズ注入技術や、近似計算を用いた擬似乱数生成器に対する故障注入攻撃に関する研究を行った。
|
Research Progress Status |
令和5年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
令和5年度が最終年度であるため、記入しない。
|