非同期アナログアニーリング回路のイジング計算機への応用と可能性についての研究

2020 Fiscal Year Final Research Report

• Project/Area Number: 20H01164
• Research Category: Grant-in-Aid for Encouragement of Scientists
• Allocation Type: Single-year Grants
• Review Section: 4110:Information science, computer engineering, human informaticsand, applied informatics related fields
• Research Institution: Hokkaido University
• Principal Investigator: Yoshikawa Hiroshi 北海道大学, 事務局, 特定専門職
• Project Period (FY): 2020-04-01 –
• Keywords: アナログ電子回路 / イジングモデル / 最適化問題 / 焼きなまし法

Outline of Final Research Achievements

アナログ・アニーラが発振する問題に対して、回路に与えるノイズの振幅を徐々に減衰させる手法が有効であることを実験的に示し、この成果を情報処理学会第83回全国大会で発表した。
この回路安定化により、昨年度は12個のスピンしか扱えなかった実験基板の規模を32個のスピンまで拡大し、4色問題を解くデモにより動作を検証した。
一方で、このアナログ回路が実際にイジングモデルと等価であることを数学的なモデルで示し、その成果を発表した。

Free Research Field

電子回路工学

Academic Significance and Societal Importance of the Research Achievements

本研究は、「イジングモデル」と「焼きなまし法（シミュレーテッド・アニーリング）」を用いた最適化問題を解く手法にアナログ回路の性質を応用して高速に解くアニーラの実現を目指している。
アナログ回路は回路定数や接続状態に応じて電圧が自然に決定されるので、この原理をアニーラに応用することで、ディジタル回路で必要であった極小値を探索するための繰り返し計算を大幅に削減できディジタル回路より高速に計算できる可能性がある。
本研究成果は、考案したアナログ回路がイジングモデルと等価であることを示し、アナログ回路によるアニーリングが可能であることを実証するとともに新しい計算機の原理を開拓するものである。