2020 Fiscal Year Annual Research Report
Application of Power Semiconductor to Direct-Current Interruption and Evaluaation of Current Interruption Performance
Project/Area Number |
20H02130
|
Research Institution | Nagoya University |
Principal Investigator |
横水 康伸 名古屋大学, 工学研究科, 教授 (50230652)
|
Project Period (FY) |
2020-04-01 – 2023-03-31
|
Keywords | 直流遮断 / パワー半導体素子 |
Outline of Annual Research Achievements |
低電圧需要家内の給配電システムにおいて,直流(DC)伝送化の動きが進んでいる。本研究は,ワイドギャップ系(SiC系)パワー半導体のスイッチング機能を電流遮断に適応させ,限流機能を具備したパワー半導体型モデルDC遮断器の回路構成・仕様を提案すること,次いで遮断過程での電流・PN接合部温度の過渡推移などを明らかにすることを主目的としている。 同遮断器の回路として,遮断ユニットと遮断責務を軽減する限流ユニットとによって構成することとし,限流ユニットでは,SiC-MOSFET(以下FET-C)と限流抵抗Rとを並列接続し,遮断ユニットでは,別のSiC-MOSFET(以下FET-I)のみで構成した。DCの限流遮断法として,(i) DCの瞬時値が過電流検出値Iを超えた直後に,FET-Cのゲート・ソース間電圧(以下,G-S間電圧)を短い時定数で急速に低下させ,限流ユニットの抵抗値をRに推移させ,DCを限流させる。(ii) FET-IのG-S間電圧を別の時定数で低下させ,遮断ユニットを高抵抗に時間推移させ,DCを0 Aに減少させ,遮断を達成する。 今年度では,定格電流134 A,定格電圧1200 VのSiC-MOSFET素子を用いた。380 Vの直流電源からピーク値200から2000 Aの突入電流の遮断をモデルDC遮断器に課した。限流抵抗R=12 オームの場合には,限流遮断過程において,過渡的過電圧がFET-Cに発生し,ディレーティングを考慮した定格電圧を超えてしまう。R=5および7オームの場合には,FET-IのPN接合部温度がディレーティングを考慮した定格温度上昇を超えてしまう。R=8および10 オームの場合には,FET-Cの電圧限界とFET-Iの熱的温度限界を超えることなく,2000 Aの大電流を遮断できる。FET-IのG-S間電圧の時定数によって,電流遮断時間を約2 msに設定できる。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度では,定格電流134 A,定格電圧1200 VのSiC-MOSFET素子に対して,電圧限界と温度限界を考慮して,モデルDC遮断器の遮断性能を示し,また,限流抵抗の適正範囲も提示できた。ここでは,遮断器の仕様の一つである過電流検出値Iとして定格電流の約1/2倍である60Aに設定した。過電流検出値Iを高めた仕様では,FET-Cに発生する過電圧が電圧限界を超える事例も見出しており,モデルDC遮断器の遮断限界を明らかにしつつある。 別の定格値をもつSiC-MOSFET素子に対して,モデルDC遮断器による突入電流の遮断プロセスの提示に着手している。
|
Strategy for Future Research Activity |
別の定格値をもつSiC-MOSFET素子に対して,DC遮断過程では,MOSFET素子のPN接合部にジュール熱が過渡的に発生し,接合部の温度上昇を引き起こすことを考慮して,MOSFETの接合部からケースにわたっての過渡的熱回路を構築する。 このMOSFET素子を用いたモデルDC遮断器について,突入電流の遮断プロセスを見出すことによって,限流ユニットにおける過渡的過電圧および遮断ユニットにおける熱的温度上昇を明らかにし,遮断器仕様を提示する。次いで,半導体の定格電流・電圧とモデルDC遮断器による直流遮断限界との関係の解明を目指す。
|
Research Products
(4 results)