2020 Fiscal Year Annual Research Report
Custom Accelerators for Quantum-Annealing-Assisted Material Informatics
Project/Area Number |
20H04197
|
Research Institution | Tohoku University |
Principal Investigator |
張山 昌論 東北大学, 情報科学研究科, 教授 (10292260)
|
Co-Investigator(Kenkyū-buntansha) |
Waidyasooriya Ha 東北大学, 情報科学研究科, 准教授 (60723533)
|
Project Period (FY) |
2020-04-01 – 2024-03-31
|
Keywords | FPGA / 量子アニーリング / 量子化学 / 高性能計算 / 大規模固有値問題 / 組合せ最適化問題 |
Outline of Annual Research Achievements |
1. 分子構造の最適化手法のためのFPGAを用いた大規模かつ高速な量子アリーリングシミュレータのアーキテクチャの確立: FPGAを用いてスピン数を拡張できる量子アニーリングシュミレーターのアーキテクチャの検討を行った. またスパースなイジングモデルの場合に計算量を大幅に削減できるFPGAアーキテクチャの検討を行った. さらにFPGAに考案した量子アニーリングシュミレーターの高速化手法が 1部GPUにおいても適用できることを明らかにしGPUを用いた量子アニーリングシュミレーターを構築した. 2. FPGA, CPU, GPUを組み合わせた大規模な量子化学シミュレータのためのヘテロジニアスアクセラレータの構成: 本研究では量子化学計算において問題となる大規模な「一般化固有値問題」の高速化に注力して研究を進めている.今年度は,固有値計算において,計算量が多い処理として,コレスキー分解,Householder変換,分割統治法のアルゴリズムを検討し,各処理に適する計算リソースを検討した.コレスキー分解は規則的かつ演算密度が高い処理であるためFPGAに適する.Householder変換は行列掛け算であるためGPUに適する. 分割統治法は直接的な計算が多いためCPUに適する. この検討結果に基づき実装を行った. コレスキー分解に関してはFPGAを複数用いることにより行列のサイズを拡張できるアーキテクチャを確立した.その結果CPUでの処理と比較して10倍以上の高速化を達成した.Householder変換に関してはCUDAライブラリを用いて実装を行った. 分割統治法に関してはCPUの実装方法として提供されているライブラリーを用いて実装を行った. またこれらの処理を統合したヘテロジニアスアクセラレータを構築し評価を行ったところ 10倍を超える性能向上を達成できる見通しを得た.
|
Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
1. 分子構造の最適化手法のためのFPGAを用いた大規模かつ高速な量子アリーリングシミュレータのアーキテクチャの確立: 当初の予定では,今年度は複数のFPGAを用いてスピン数を拡張できるアーキテクチャを確立することが目的であった.この当初予定は達成できた.さらに,このアーキテクチャを検討するうちに,より高速なアーキテクチャとして,スパースなイジングモデルに特化したアーキテクチャに着想し,その検討も進めることができた.このような理由から,研究内容1に関しては,当初の予定以上に進展していると言える. 2. FPGA, CPU, GPUを組み合わせた大規模な量子化学シミュレータのためのヘテロジニアスアクセラレータの構成: 当初の予定では,FPGA1枚を用いたコレスキー分解のアクセラレータのアーキテクチャの検討,およびその実装までを行う予定であった.この当初目標は達成でき,FPGAを複数枚用いたアーキテクチャの考案を行うことができた.このような理由から研究内容2に関しては,当初の予定以上に進展していると言える. 研究内容1,および研究内容2の進捗状況より,全体的に当初の予定以上に進展していると言える.
|
Strategy for Future Research Activity |
1. 分子構造の最適化手法のためのFPGAを用いた大規模かつ高速な量子アリーリングシミュレータのアーキテクチャの確立: 今年度確立した,「複数のFPGAを用いてスピン数を拡張できるアーキテクチャ」を,実用的な大規模な問題に対応できるレベルで実装い,組合せ最適化問題のベンチマークにより,総合的な評価を行う.また,さらなる高速化を達成するために,「スパースイジングモデルに基づく高速アーキテクチャ」の実装を行う.このアーキテクチャでは,応用ごとに異なる回路を生成する必要があると想定されるため,そのような回路をイジングモデルから自動生成する,設計環境の開発も合わせて行う. 2. FPGA, CPU, GPUを組み合わせた大規模な量子化学シミュレータのためのヘテロジニアスアクセラレータの構成: コレスキー分解のためのFPGAアーキテクチャにおいては,FPGAを複数枚用いたアーキテクチャの実装を今年度購入したFPGAボードを用いて行い,実用的な規模の問題で速度・計算精度を評価する.さらに,GPUを用いたHouseholder変換,CPUを用いた分割統治法に関しては実装が終了しているので,これらの3種類の処理を統合して,一般化固有値問題のためのアクセラレータの実装を行い,実際の量子化学計算に適用して総合的な評価を行う.
|
Research Products
(4 results)