2020 Fiscal Year Annual Research Report
非同期式回路に基づく低消費エネルギーなIoT回路の設計技術に関する研究
| Project/Area Number |
20J11724
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
仙波 翔吾 会津大学, コンピュータ理工学研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2020-04-24 – 2022-03-31
|
| Keywords | 非同期式回路 / RTL / 低消費エネルギー化 / 設計支援 |
|---|
| Outline of Annual Research Achievements |
本研究では、非同期式回路に基づく低消費エネルギーなIoT回路の設計技術に関する研究を行うことを目的としている。
今年度は、①非同期式回路における専用回路の設計支援、②インターフェース回路の設計支援、及び③変換と設計支援における消費エネルギー最適化手法の提案を中心に研究を行った。①では、パイプライン化された同期式Register Transfer Level (RTL)モデルからパイプライン化された非同期式RTLモデルへと変換する手法の提案とツールの開発を行った。提案手法を用いて、機械学習回路と暗号回路の同期式RTLモデルを非同期式RTLモデルへと変換した。また、変換した非同期式RTLモデルを論理設計し、同期式回路と比較した。比較の結果、非同期式回路に変換することで、消費エネルギーを削減できることを確認した。しかしながら、消費エネルギーの削減効果が低いため、今後は最適化手法の検討を行う。②では、非同期式回路と同期式回路との接続を行うために、非同期式回路と同期式回路間の通信プロトコルを定義し、そのプロトコルに対するインターフェース回路を設計した。また、インターフェース回路を自動生成する設計支援ツールの開発を行った。今後は、インターフェース回路の制約生成とタイミング検証を自動で行えるように設計支援ツールを拡張する。③では、より低消費エネルギーな非同期式回路を実現するために、同期式RTLモデルから非同期式RTLモデルへの変換時における最適化手法を提案した。提案手法を用いて、同期式RTLモデルから最適化された非同期式RTLモデルへと変換した。また、変換した非同期式RTLモデルを論理設計し、提案手法適用前の非同期式回路と比較した。比較の結果、提案手法を適用することで消費エネルギーを平均で約21%削減できることを確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
パイプライン化された同期式RTLモデルからパイプライン化された非同期式RTLモデルへと変換する設計支援の構築の大半を完了することができたため。
また、非同期式回路と同期式回路間の通信プロトコルの定義と、そのプロトコルに対するインターフェース回路の設計を行うことができたため。
さらに、低消費エネルギーな非同期式回路を実現するための最適化手法の提案し、低消費エネルギー非同期式回路を実現することができたため。
|
| Strategy for Future Research Activity |
提案した変換手法により生成したパイプライン化された非同期式回路の消費エネルギーの削減率が低いため、消費エネルギーの最適化を行う。ここでは、これまでに提案した変換時における最適化手法を適用することで、消費エネルギーの最適化を行う。また、フリップフロップで構成されるレジスタをラッチで構成されるレジスタに置き換えることで、消費エネルギーの最適化を行う。
一方、インターフェース回路の設計支援では、インターフェース回路を用いて、同期式回路に基づくプロセッサと非同期式回路に基づく機械学習回路の接続を行う。また、これらの回路を論理設計し、必要となる設計制約やタイミング検証で必要となるパスを見出す。見出した設計制約とパスを基に、インターフェース回路の制約生成とタイミング検証を自動で行えるように設計支援ツールを拡張する。
|
