2020 Fiscal Year Research-status Report
Add-on technique of Monitoring data for 4-Level PAM4 transmission system
| Project/Area Number |
20K04469
|
|---|
| Research Institution | The University of Shiga Prefecture |
|---|
Principal Investigator |
岸根 桂路 滋賀県立大学, 工学部, 教授 (20512776)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | 4値 パルス振幅変調 / 高速 / 集積 / 回路 / 光通信 / ネットワーク / 通信方式 / 微細デバイス |
|---|
| Outline of Annual Research Achievements |
AI／IoT／クラウド技術の展開の下で，超高速通信システム伝送装置の高速・小型・低コスト化を目指し，極微細化されたデバイスの適用が進んでいる．データ通信拡大に伴う通信ノードへの入力チャネル数増大に対し，複数チャネル信号の高速一括伝送で対処可能であるが，伝送チャネル情報や信号監視情報等のデータ管理情報を，データフレーム構成を改変することなく同時に伝送し，その情報に基づき高速ルーティングや帯域制御することで高速通信システムのフレキシブル化・高信頼化の実現を目指す．本研究ではフレキシブルで高信頼な通信システムの実現にむけ， 4 値パルス振幅変調（PAM4）伝送方式において，データ管理情報を周波数変調技術によりデータフレーム信号に重畳（アドオン）・伝送する方式を提案している．R2年度は，提案方式を実現するために，
①180nm CMOSの構成されたトランスミッタ回路のFFE（Feed Forward Equalization）によるジッタ特性の評価と,
②レシーバ側のプリアンプ回路構成の高性能化の検討を実施した．
①に関しては，従来FFEにおいて，Equalizerによる補正信号を主信号に対して定まったタイミングで印加していたのに対し，最適な波形整形のための最適タイミングがあることを理論的に証明し，180nm CMOSによる試作ICにおいて，評価・検証を実施し，その効果を確認した．②に関しては，レシーバ側において，プリアンプの特性が受信性能に大きく影響を及ぼすことから，オフセット制御機能付きプリアンプを提案し，振幅一定にしてオフセットレベルを調整可能な回路構成を提案し，ポストレイアウトシミュレーションにより性能向上を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
①提案システムにおいて，元の伝送信号に周波数変調を実施する．最終的には，PAM4受信回路において変調成分を取り出す際に，回路で発生するジッタが変調によるタイミング変動より小さいことが必要である．したがって，送受信部において，変調なしの動作では，低ジッタ動作である必要がある．送信部においては，印加タイミングを任意に調整できるFFEを開発し，ICの試作により低ジッタ化への効果を実証した．
②送信部と同様に，受信回路においても低ジッタ化が必要であり，受信回路内プリアンプのオフセットの調整を振幅を変化させずに実施可能な回路を提案し，ポストレイアウトシミュレーションによりアイ開口が1.17倍になることを確認し，低ジッタ化につながることを確認した．
③さらに，180nm CMOSによるPAM4送受信回路の試作を行い，受信部CDR回路の動作も確認できた．
|
| Strategy for Future Research Activity |
・180nm CMOSデバイスによる受信回路ICの評価・検証をすすめる．受信回路におけるPAM4信号からNRZ信号へ復号回路において，提案している最適オフセット電圧設定回路の動作特性を確認する．信号振幅を一定にすることにより，信号振幅劣化を防止し，オフセット電圧最適化によるアイ開口拡大の効果を見積もり，受信器設計の指針を得る．
・提案方式の高速動作特性を検証するために，65nm-CMOSによる50Gb/s動作 PAM4送受信回路を設計・試作を実施する．試作したPAM4回路の詳細評価を実施し，信号安定性の観点から動作特性を検証する．周波数変調を実施するにあたり，回路内で発生するジッタが特に問題になることが予想されることから，高速動作時の信号品質の劣化度合いを見積もり，変調度設計の指針を得る．
|
| Causes of Carryover |
【理由】R3年度において，提案回路の試作ICの詳細評価（受信回路）を進め，変調信号をICに入力し特性を評価する．また，提案システム回路の高速動作特性を検証するため，65nm CMOSプロセスで試作し，動作検証をすることが必要となった．
【使用計画】①. 設備備品費：65nmトラジスタデザインキット・モデルパラメータを基にしたPAM4送受信装置の開発を実施する(TSMC 65nm:240万円)． ②. 学会参加費：国内会議でR3 年度の成果を発表する（1万円×2回）．③. 学会参加費：国際会議でR3年度の成果を発表する（ISOCC 10万円×1回）．④. 要素回路に関する評価結果と解析に関する論文投稿を行う（IEICE 8万円）．
|
