2020 Fiscal Year Research-status Report
マルチレート光パケット伝送に対応したディジタル・マッピング制御光受信回路の研究
| Project/Area Number |
20K04618
|
|---|
| Research Institution | Gifu University |
|---|
Principal Investigator |
中村 誠 岐阜大学, 工学部, 教授 (10708605)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | 電子デバイス・機器 / 光パケット伝送 / マルチレート / 光受信回路 / ディジタル制御 |
|---|
| Outline of Annual Research Achievements |
情報流通プラットフォームの実現において光パケット伝送システムは不可欠な基盤技術で、柔軟で効率の良い通信システム構築には伝送速度が異なるパケット信号を扱うマルチレート化が重要な課題である。本研究はマルチレート光パケット伝送の効率化に向けてパケット応答時間を 飛躍的に改善することを目的とし、マルチレートに対応した光パケット受信回路構成法ならびに高速ディジタル制御技術の基本検討を回路シミュレーションならびに基礎実験により行った。
具体的には、光パケット受信回路とそのマルチレート制御の基本回路について、①速度(帯域)・利得切替制御、②高速波形歪補償制御、③特性マッピングによるディジタル制御の基本検討を実施計画に従い行った。①の帯域・利得切替制御については、先に開発した利得切替技術をベースとしマルチレートに対応した広帯域化が可能なゲート接地回路を基本回路に適用した。基本設計ならびに集積回路を想定したトランジスタレベルの回路シミュレーションにより、1.25Gb/s、10Gb/sのデュアルレート基本動作を検証した。②の高速波形歪補償制御については、波形歪みを低減するポストアンプの高速利得可変回路の基本検討を行い、入力信号強度変化による波形歪みが起こらないように利得可変幅を従来の約２倍に改善可能な見通しを得た。③の特性マッピングによるディジタル制御については、基本制御法を検討し動作をFPGA（書換可能論理LSI）により高速制御の基本動作を検証した。
今後、これらの成果をまとめ学会発表表を行っていく予定である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
計画では令和２年度は、基本的な検討の位置づけで、①帯域・利得切替信号による高速応答技術、②歪補償制御の高速応答技術、③特性マッピングを用いたディジタル制御技術の基本検討を行った。歪補償制御の高速応答技術の検討で少し遅れているものの、おおよそ目標を達成することができた。
具体的には、①の帯域・利得切替制御については、先に開発した利得切替技術をベースとしマルチレートに対応した広帯域化が可能なゲート接地回路を基本回路に適用した。基本設計ならびに集積回路を想定したトランジスタレベルの回路シミュレーションにより、1.25Gb/s、10Gb/sのデュアルレート基本動作を検証した。さらに、25 Gb/s（Duo Binary 符号）を加えたトリプルレートへの適応も検討し、基本動作確認を行えた。特に、パケット応答時間は、従来の約1/20に高速化可能な結果を得ることができた。②の歪補償制御の高速応答技術については、波形歪みを低減するポストアンプの高速利得可変回路の基本検討を行い、入力信号強度変化による波形歪みが起こらないように利得可変幅を従来の約２倍に改善可能な見通しを得ることができた。③の特性マッピングによるディジタル制御については、基本制御法を検討し動作をFPGA（書換可能論理LSI）により高速制御の基本動作を検証した。被制御回路のトランスインピーダンスアンプ（TIA）は市販部品を用いて、自作のDAコンバータ、ADコンバータとFPGAによる制御回路を組み合わせて検証を行った。市販品TIAの速度制限によりは変調信号は低速としたが、パケット応答時間は１クロック時間での非常に高速な応答速度を得ることができた。
|
| Strategy for Future Research Activity |
令和３年度は前年度行った、①帯域・利得切替信号による高速応答技術、②歪補償制御の高速応答技術、③特性マッピングを用いたディジタル制御技術に関する基本検討の結果を受けて、より詳細な検討ならびに高機能化の検討を行う。
具体的には、令和２年度に基本検討を行った、帯域・利得切替信号による高速応答技術、ならびに歪補償制御の高速応答技術の詳細検討を行い、これら技術を組み込んだ光受信回路について、集積回路化を想定したレイアウト設計を行う。さらに、レイアウト配線による寄生成分を抽出、付加したより詳細な回路シミュレーションを行った上で、集積回路の試作を行う。試作回路について特性評価を行い考案技術の有効性を検証する。また、特性マッピングを用いたディジタル制御技術については、令和２年度にFPGA（書換可能論理LSI）と自作回路による自動利得制御の高速応答の機能検証を行ったが、令和３年度は波形歪み補償制御等を含めたより高機能な制御方法を検討する。さらに、マルチレートに対応したより複雑な特性マッピングによるディジタル制御技術の考案、基本動作検証を行う。
|
| Causes of Carryover |
昨年度、新型コロナウィルス感染症拡大のため、学会がオンライン開催となり旅費の支出がなかったことと予定していた学会発表への投稿ができなかったため次年度使用額が生じた。
差額分は、令和３年度分の旅費、その他の支出分と合わせて学会参加費、旅費、論文掲載費あてる。
|
