2023 Fiscal Year Annual Research Report
マルチレート光パケット伝送に対応したディジタル・マッピング制御光受信回路の研究
| Project/Area Number |
20K04618
|
|---|
| Research Institution | Gifu University |
|---|
Principal Investigator |
中村 誠 岐阜大学, 工学部, 教授 (10708605)
|
|---|
| Project Period (FY) |
2020-04-01 – 2024-03-31
|
| Keywords | 光パケット伝送 |
|---|
| Outline of Annual Research Achievements |
本研究はマルチレート光パケット伝送の効率化に向けてパケット応答時間を 飛躍的に改善することを目的としている。研究実施計画で示した ①帯域・利得切替信号による高速応答技術、②歪補償制御の高速応答技術、③特性マッピングを用いたディジタル制御技術について得られた成果を以下に示す。
①の帯域・利得切替制御については、1.25Gb/s、10Gb/s、に加え25 Gb/s（Duo Binary 符号）のトリプルレートに対応した高速帯域・利得切替機能を備えた光受信回路の設計を行い、回路シミュレーションにおいて従来の従来の約1/20に高速化可能な結果を得た。さらに、入力信号の速度を判別し帯域・利得制御を自動で行う制御回路を考案し回路に組み込んだ上で集積回路試作を行った。基本的な帯域切替え、利得制御動作を確認することができたが、利得帯域特性が設計通りに得られておらず、今後の課題である。
②の歪補償制御の高速応答技術については、従来は、速度毎に利得可変回路を用意していたものを帯域切り替え技術を取り入れ、単一回路でトリプルレート対応とし、消費電力を従来の 1/2 に削減が可能であった。また、本回路についても集積回路化を行い、帯域・利得切替え動作ならびに切替え動作制御のための入力速度の判別回路の基本動作確認を行うことができた。
③の特性マッピングによるディジタル制御については、基本制御法を検討、検証したうえで、この制御回路をベースにマルチレートのバースト信号に対応したより複雑な特性マッピングによるディジタル制御技術の考案を行い、自作回路（AD・DAコンバータ）とFPGA（書換可能論理LSI）による制御回路を組み合わせて動作検証を行い、従来回路に比べおよそ 1/35 の高速応答特性を得ることができた。
尚、令和５年度は期間延長を行い、成果の発表と特性改善検討を行った。
|
