2020 Fiscal Year Research-status Report
Optimization algorithm for nonvolatile FPGA and its CAD tool implementation
| Project/Area Number |
20K11725
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
鈴木 大輔 会津大学, コンピュータ理工学部, 准教授 (00574675)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | FPGA / 不揮発ロジック / 自動設計 / CAD |
|---|
| Outline of Annual Research Achievements |
2020年度は計算機上で不揮発FPGAの各種基本コンポーネント回路の設計および、それらのコンポーネントを用いた小規模な不揮発FPGAの設計を行った。その手順として、まずハードウェア記述言語 (HDL: Hardware Description Language)による各回路コンポーネントの動作モデル記述を行った。また、その動作モデルには不揮発特有の動作、すなわち電源のオン/オフ動作やそれに伴うデータの復帰/退避動作も含まれる。この動作モデル記述を用いて論理シミュレーションを実行し、基本動作の確認を行った。
次にこの動作記述を用いた不揮発FPGAのレイアウト設計を行った。一般に大規模集積回路のレイアウト設計はその動作記述、セルライブラリ (レイアウト設計に必要な回路コンポーネントをまとめたデータベース)および自動配置配線ツールを用いて行われる。このセルライブラリに不揮発回路コンポーネントを追加することで、不揮発FPGAの自動レイアウト設計を可能にし、実際出力されたレイアウト情報および素子の寄生成分等に起因した遅延情報を用いた回路シミュレーションにより不揮発FPGA基本演算動作を確認した。
また、不揮発FPGA上に任意の回路を実装するための回路情報 (ビットストリーム)を生成するCAD環境構築も2021度に先駆けて実施した。具体的には、オープンソースのFPGA CADツールとして知られるVerilog-to-Routing (VTR)を活用した。VTRはユーザー定義のFPGAの情報と実装対象回路の動作記述を元に、配置・配線情報を出力する。このVTRの出力結果から、所望の機能を不揮発FPGA上に実装するための回路情報を生成するツールの実装を行った。このツールから出力された回路情報を不揮発FPGAに書き込むことで、所望の論理動作 (例としてカウンタ)の動作を確認できた。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初予定では回路コンポーネントの設計およびライブラリ構築までの予定だったが、不揮発FPGA全体での動作シミュレーション環境並びに自動レイアウトCAD環境に着手済みである。また、VTRを用いたビットストリームを生成するCAD環境構築にも先行して着手しており、極めて順調である。築にも先行して着手しており、極めて順調である。
|
| Strategy for Future Research Activity |
上述の通り、すでに2021年度に予定していた不揮発FPGA全体での動作シミュレーション環境並びに自動レイアウトCAD環境に着手済みであり、またVTRを用いたビットストリームを生成するCAD環境構築にも先行して着手しているため、引き続きこれらに関する研究を継続する。また、不揮発FPGA独自の最適化手法についての検討にも着手する。さらに従来技術との性能比較を行うためのベンチマーク回路についても検討に着手する。
|
| Causes of Carryover |
差額については、購入した物品の予定額との違いによって生じたものである。金額自体は4,000円程度であり、2021年度に繰り越して消耗品等の購入に充てる予定である。
|
