2021 Fiscal Year Research-status Report
Optimization algorithm for nonvolatile FPGA and its CAD tool implementation
| Project/Area Number |
20K11725
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
鈴木 大輔 会津大学, コンピュータ理工学部, 准教授 (00574675)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | FPGA / 不揮発ロジック / 自動設計 / CAD / 回路設計 |
|---|
| Outline of Annual Research Achievements |
2021年度は，2020年度に作成した不揮発FPGAのハードウェア記述言語(HDL: Hardware Description Language)による動作モデル記述の改良を行った。具体的には，基本ブロック毎の入出力ピン数，コンポーネント数といったパラメータを可変にし，様々なアーキテクチャに対応できるようにモデル改良を行った。また，乗算や加算，累積加算といった算術演算処理の高速化のため，Digital Signal Processor (DSP)マクロのモデル記述の追加も行った。2020年度にはオープンソースのFPGA CADツールとして知られるVerilog-to-Routing (VTR)を活用したビットストリーム生成のためのCAD環境構築を行ったが，上記モデル記述の改良に対応できるよう，CAD環境の改良も実施した。
また不揮発FPGAの更なる高性能化・高信頼化のため，その基本回路であるLookup Table回路について新たな回路方式を考案した。具体的には不揮発メモリ素子の記憶状態を検出するための動的負荷とよばれるトランジスタをメモリセル内に分散させ，配線抵抗や配線容量といった寄生成分の影響を最小化，ばらつきにロバストな回路構造を実現した。
加えて簡単なAIハードウェア，すなわち2値畳込みニューラルネットワークによる手書き数字認識を例題にその稼働状態を分析し，非稼働部分にパワーゲーティング技術を適用するためのスケジューリングを検討し，実際に電力削減効果が得られることを確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
不揮発FPGAの動作記述モデルは2020年度に作成済であり，2021年度はその改良を行った。
また2021年度に予定してた自動設計CAD環境ならびにビットストリーム生成のためのCAD環境は2020年度に構築済みであり，2021年度はその改良にまで着手した。
さらにAIハードウェアを例題に，2022年度に予定しているパワーゲーティングの最適スケジューリングについても初期検討を実施した。
|
| Strategy for Future Research Activity |
不揮発FPGAの動作モデル記述ならびにCAD環境については引き続き改良を行う。
2022年度は不揮発FPGA特有の最適化，特にパワーゲーティングの最適スケジューリングの手法の検討並びにCADツール実装について検討する。具体例として2021年度に引き続きAIハードウェアを不揮発FPGAに実装した場合について検討を行う。
また市販のFPGAにおいて記憶回路 (フリップフロップ)の一部を疑似的に不揮発メモリとみなすことで，不揮発FPGAの動作を市販のFPGAでエミュレート可能である。この点に着目して，作成した動作モデルの実機検証を行うとともに，実用化に向けた様々な課題抽出を行う。
|
| Causes of Carryover |
差額については，参加予定だった国際学会および国内学会がオンライン開催に変更となり当初旅費に予定していた予算を消耗品等の購入に割り当てたためである。発生した差額は2022年度の消耗品購入に割り当てる予定である。
|
