2022 Fiscal Year Annual Research Report
Optimization algorithm for nonvolatile FPGA and its CAD tool implementation
| Project/Area Number |
20K11725
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
鈴木 大輔 会津大学, コンピュータ理工学部, 准教授 (00574675)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | 半導体集積回路 / FPGA / 論理回路 / CAD / デジタル回路 / 論理回路 / 電子回路 |
|---|
| Outline of Annual Research Achievements |
2022年度は、不揮発FPGAの機能を実機ベースで検証できるようにするため、これまでに作成したHDLコードに改良を加えつつ、市販のFPGAボードで論理動作を模擬できるようようにした。不揮発メモリ素子についてはその論理回路としての動作を抽出し、FPGA内のハードウェア資源を用いて回路実装した。これにより不揮発FPGAの電源オン、オフの際の内部動作も模擬できるようになった。また不揮発FPGA回路自体の更なる高エネルギー効率化のため、その基本回路であるLookup Table回路について前年度から更なる改良を加えた。具体的には不揮発メモリ素子の読出し/書込みアクセスの際の電圧変化検出により印加電流を自動的に停止する「Self-Terminated機構」をLookup Table回路内にコンパクトに組込んだ回路構造を考案した。
本研究課題を通し、不揮発FPGA回路自体の自動設計フローならびに論理動作の計算機シミュレーション、および実機ベースでの機能検証が確立された。加えて不揮発FPGA上に所望の演算回路を実装するためのCADツールについても実現した。また不揮発FPGAを用いた効率的なスケジューリング手法について、人工知能アルゴリズムの一つである畳込みニューラルネットワークを例題として検討を行い、ツール実装に向けての知見を得た。以上の知見を元に、より大規模かつ多彩なアーキテクチャに対応できるようアルゴリズムおよびツールの改良を進めていくことが今後は重要である。
|
