2020 Fiscal Year Research-status Report
アナログ集積回路の設計レスシステムの構築 ～要求仕様を満たす回路構造選択の学習～
| Project/Area Number |
20K11727
|
|---|
| Research Institution | Gunma University |
|---|
Principal Investigator |
高井 伸和 群馬大学, 大学院理工学府, 准教授 (70318905)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | アナログ集積回路設計 / 自動設計 / 深層強化学習 / 演算増幅器 |
|---|
| Outline of Annual Research Achievements |
アナログ集積回路設計の流れは大きく2つに分かれる。一つは(1)要求仕様に対して適切な回路構造を選択する、もう一つは(2)要求仕様を満たすように選択された回路構造の素子値を設計する、である。研究実施者は研究課題（17K00073）において、深層強化学習の一つであるDQNを用い、13の仕様に対して仕様を満たす回路素子値の設計に成功し、（2）の自動設計を実現した。
令和2年度の研究計画は、従来熟練の技術者が「経験・知識・勘」を用いて実現していた（1）の回路構造選択を深層強化学習を用いて実現し、その情報をもとに回路の自動設計を実現することである。研究実施者は深層学習を用いて（1）の回路構造選択を計算機で実現できることを示した。実現したシステムでは13の要求仕様に対して14種類の回路を学習し、要求仕様に対して登録された14の回路の中から適切な回路が選択できることを示した。
また（2）の実現に対しても、DQNを複数用いた並列計算を実現するアルゴリズムである A3C を用いて回路素子値の自動設計を実現した。A3Cを用いることで、DQNの場合に比べ約1/5の計算時間となることを確認した。
当初の計画ではこれらの結果を用いてコンパレータ回路の自動設計を実現する予定であったが、コンパレータよりも要求仕様の多い演算増幅器を自動設計し提案手法の妥当性を確認することとした。来年度計画の実機測定による自動設計回路の有効性の確認のために、自動設計した演算増幅器の試作用データを作成し、現在試作品の納品待ちである。
別の研究目標である演算増幅器設計コンテストにおいては、試作部門は COVID-19 の影響で中止となったが、シミュレーション部門は開催され、4部門中2部門で優勝し、昨年度を上回る結果となり、本手法の有効性を大いに示すことができた。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
令和2年度は研究実施計画に基づき、（1）機械学習を用いた既存回路の情報化（2）蓄積した情報を基にした、低消費電力・高速動作コンパレータ回路の自動設計（3）演算増幅器設計コンテストへの参加、に取り組んだ。
（1）を実現するために、7の回路構造に対して異なる2つの条件で回路データを約30000個収集し、これらのデータを基に13の仕様に対して、深層強化学習を用いて仕様と回路構造の関係を学習した。学習データの収集における不適切なデータの削除などの工夫により、要求仕様に対して平均で約90％の確率で正確な回路構造が選択できることを示した。
（2）は当初コンパレータ回路で検証する予定であったが、来年度に予定していたより要求仕様の多い演算増幅器の自動設計に取り組んだ。前回の研究課題（17K00073）では自動設計に深層強化学習のDQNを用いたが、今年度は複数のDQNを並列に実行できる A3C を用いた。これにより計算時間をDQNに比べ約1/5に短縮できることを確認した。
来年度のCMOSFET プロセスによる試作・測定に向けて、試作用データを作成した。試作回路は令和3年度納品予定である。
（3）の演算増幅器設計コンテストに令和2年度も参加し、シミュレーション部門において4部門中2部門で優勝し、昨年度を上回る結果となった。残念ながら試作部門（実機による性能評価）は COVID-19 の影響で中止となった。
|
| Strategy for Future Research Activity |
令和3年度は次の3点について研究を推進する予定である。
（1）深層強化学習を用いた既存回路の情報化：昨年度から続けている既存回路の情報化について、計算時間を解決しつつ情報量を増やす
（2）CMOSFET プロセスによる実機による自動設計回路の評価：昨年度自動設計した演算増幅器の試作回路を測定し、自動設計回路の有効性・問題点を明確にする
（3）学習情報を用いた演算増幅器の自動設計：A3Cよりさらに高速実行可能で収束率の高いアルゴリズムである、Ape-X や R2D2 を自動設計に取り込み、より広範囲な探索空間での自動設計の実現に取り組む
|
Research Products
(6 results)
