2021 Fiscal Year Research-status Report

ムーアの法則破綻後のマイクロプロセッサの高性能化・低電力化に関する研究

Research Project

Project/Area Number	20K11732
Research Institution	Nagoya University
Principal Investigator	安藤秀樹名古屋大学, 工学研究科, 教授 (40293667)
Project Period (FY)	2020-04-01 – 2023-03-31
Keywords	マイクロプロセッサ / スーパスカラ方式 / 発行キュー / 分岐先バッファ
Outline of Annual Research Achievements	現在のマイクロプロセッサでは、高い性能を達成するため、主に次の２つのことを行っている．1) 命令をプログラム順ではなく、実行できる命令から順不同で実行している（アウトオブオーダ実行）。2) 分岐の結果を予測することにより、命令が実行される前に多くの命令をフェッチし、実行してよいかどうかわかる前に実行する（投機的実行）。これらの役目を果たしている中心的ハードウェアが、発行キュー(IQ: issue queue)と分岐予測器である。これまで、商用プロッサでは，性能を向上させるためにこれらのハードウェアのサイズを拡大してきたが、単に拡大すると遅延や電力が増加し、クロック速度を低下させたり、チップの冷却限界を超える等するため、LSI製造技術の進歩が不可欠であった。しかし、LSI製造技術の進歩(ムーアの法則)は終わりに近づいてきた。本研究では、LSI製造技術に頼らず、これらのハードウェアのサイズを、遅延や電力の増加なく拡大する方式を提案するものである。本年度は、1）IQを構成する最も大きな回路であるエイジ論理を、機能を維持したまま大幅に縮小する方式を考案し、シミュレータに実装し、評価を完了した。エイジ論理を縮小できれば、その余裕によりIQ全体を拡大できる。現在の所、良好な結果を得ており、学会発表の予定である。2) 分岐予測器の中の分岐先バッファ(BTB: branch target buffer)の電力削減について、データ・アレイ部分の電力を削減する方式について評価を行い、良好な結果を得ている。また、タグ・アレイ部分の電力削減を行っている。さらに、近年商用プロセッサにも実装されるようになった、BTBを使った命令プリフェッチについてもシミュレータに実装し、実使用環境での電力評価を行う予定である。
Current Status of Research Progress	Current Status of Research Progress 3: Progress in research has been slightly delayed. Reason 分岐先バッファの電力削減について、電力評価のための命令プリフェッチ機構をシミュレータに実装することが予想より困難であったため。
Strategy for Future Research Activity	IQの研究については、評価を完了させたので、来年度成果を発表する予定である。 BTBの研究については、アーキテクチャ・シミュレータと電力シミュレータを完成させ、評価を行い、来年度学会発表する予定である。
Causes of Carryover	国内での学会発表のための出張が、新型コロナの影響で必要なくなったため（学会がオンラインになったから）。次年度、成果を出し、論文を発表する際に必要な英文校正費用および出張旅費にあてたい。