2020 Fiscal Year Research-status Report
| Project/Area Number |
20K11824
|
|---|
| Research Institution | Sojo University |
|---|
Principal Investigator |
吉岡 大三郎 崇城大学, 情報学部, 教授 (70435147)
|
|---|
| Project Period (FY) |
2020-04-01 – 2023-03-31
|
| Keywords | 暗号 / カオス |
|---|
| Outline of Annual Research Achievements |
通信の秘匿性の確保をはじめ，改ざん検出から認証技術にまで応用される暗号は，情報セキュリティを支える主要素技術である．共通鍵暗号方式のDES(Data Encryption Standard)やAES(Advanced Encryption Standard)が標準暗号として従来より用いられてきた．今後，マイコンやICチップ，センサーなどの小型機器や多様なデバイスとの接続が進むIoT(Internet of Things)時代に向けて，安全かつ省リソースで実装可能な軽量暗号が求められている．
そこで本研究では，ディジタル実装に適する２べき剰余環上に離散力学系を展開し，安全性と軽量性を両立する新しい軽量カオス暗号を提案する．これまでに，区分線形カオス写像に基づく整数値上の１対１写像の構成法を確立し，暗号用非線形変換関数の設計に応用している．提案手法は簡単な整数演算のみを利用するため，ガロア拡大体計算に基づく従来の非線形変換関数よりもソフトウェア・ハードウェア実装性能に優れると期待される．加えて，暗号用非線形変換関数で用いるランダム置換の復号回路の簡略を目的として，置換の合成に基づく逆置換の生成法を提案し，任意の置換で提案手法に基づく逆置換が生成できることを実証している．
今後は１２８ビットブロック暗号を設計し，その安全性評価を行う．これまで，剰余環上Chebyshev多項式に基づく公開鍵暗号の安全性評価も行っており，その過程で得られた知見も活用していきたい．また，32/64bit CPU上やマイコン上に実装しメモリや実行速度を見積もる．加えて，FPGAやASICなどのハードウェア上での実装性能も評価し，既存暗号のAESと比較することで，本研究の有効性を実証する予定である．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
共通鍵暗号では，メッセージを変換する“置換部”はS-box(Substitution box)と呼ばれる．S-boxは暗号の中で唯一の非線形変換を行う主要部であり，S-boxの性能が解読耐性と実装コストに直結するため，その設計がとりわけ重要とされている．S-boxの設計法として，ガロア拡大体上のべき乗関数がよく知られている．
本研究では，区分線形カオス写像に基づく整数値上の１対1写像に基づくS-boxの設計手法を提案している． デジタル実装に適したカオス写像の分割とランダム置換を与えることで，暗号用一対一写像に変換し，その繰り返し計算によりS-boxを設計する．提案S-boxは，ガロア拡大体計算よりも容易に実装可能である．
令和２年度では，復号回路の簡略化を目的として，ランダム置換の逆変換を実現する手法を提案した．提案手法では，置換の合成に基づき，暗号用変換から逆変換を実現できる．その成果を電子情報通信学会の学会にて発表も行った．
|
| Strategy for Future Research Activity |
本研究では16bit S-boxを提案しており，8個のS-boxを用いて128ビット暗号を構築できる．解読耐性向上のために，S-box出力値の変化と暗号鍵が全体によく混ざるように，離散力学系の混合変換(Mixing変換)を導入する．その後，代表的な暗号解読耐性の指標として知られる最大差分特性確率と最大線形特性確率の上限値を導出し，十分な解読耐性をもつ128ビット暗号を設計する．
次に，32ビットや64ビットソフトウェア上で実装ならびに8ビットマイコン上で実装した場合のメモリ使用量と処理サイクル数を評価する．また，ハードウェア記述言語Verilog-HDLを用いた論理記述，論理シミュレーションツールによる暗号化・復号化の動作確認後，FPGA(Field Programmable Gate Array)や東京大学VDEC(VLSI Design and Education Center)が提供する標準的なCMOSスタンダードセルを用いたLSIチップ試作などのハードウェア上に実装し，暗号・復号回路の動作実験を行う．標準暗号AESとソフトウェアおよびハードウェア実装性能について比較し，本研究手法の有効性を実証する予定である．
|
| Causes of Carryover |
コロナ禍で学会参加できなかったため，当初計上していた学会参加費や旅費が０となった．また，予定してたワークステーションが半導体不足の影響もあり価格が高騰したため，次年度以降に繰り越しての購入を予定している．
|
