10MGyを超える高い放射線耐性をもつCMOS集積回路の基礎研究

2020 Fiscal Year Research-status Report

• Project/Area Number: 20K14498
• Research Institution: High Energy Accelerator Research Organization
• Principal Investigator: 坂口 将尊 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 技師 (70626796)
• Project Period (FY): 2020-04-01 – 2023-03-31
• Keywords: CMOS / MOSFET / 放射線損傷 / ガンマ線

Outline of Annual Research Achievements

研究実施計画に記載したとおり、今年度は作製する素子サイズや設計パラメータの組み合わせ候補を絞り込むために過去に作成したASICを再利用してガンマ線照射試験を実施した。
半導体デバイスに放射線が入射すると、その相互作用によりデバイスの特性劣化が生じる。この半導体照射効果による影響は様々あるが本研究では吸収線量と共に電気的特性変化が蓄積されるトータルドーズ効果（TID）を対象としている。
半導体デバイスは、高機能化／高集積化の要求に伴い製造プロセスの微細化、低消費電力化が進んでいる。我々が物理実験で用いる半導体デバイスも集積回路（ASIC）として製造される。高度に集積されているがゆえに照射効果により半導体デバイスが動作不良となった場合に集積回路内のどこでどのように不具合が発生しているのか知ることができない。集積回路を製造してから放射線照射試験を実施して動作確認をする手法では対策の取り方が難しくなってきた。そこで本研究では半導体デバイスの最も基本的な素子のひとつであるトランジスタ単体の照射効果について調べ、そこから徐々に複雑な回路を作って照射試験を繰り返し、設計段階から放射線耐性をもった集積回路を作ることを目指している。
MOSトランジスタ（MOSFET）は素子の微細化、低消費電力化がもっとも進んでいる半導体デバイスの一つである。MOSトランジスタの素子サイズは用途に応じて必要な電気特性を得るためにnm（ナノメートル）からum（マイクロメートル）のオーダーで使用し一概には決められない。製造プロセスによっても電気特性は変わるため、その他の設計パラメータも組み合わせると膨大な数のサンプルが必要になる。そこで作製する素子サイズや設計パラメータの組み合わせ候補を絞り込むために過去に作成したASICを再利用してガンマ線照射試験を実施した。

Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

当初２０２０年冬までに過去に作成したトランジスタを再利用してガンマ線照射試験を実施し結果を検討する予定であったが、照射試験は他の研究者と合同で実施していることもありガンマ線照射試験が終わったのが３月末となってしまったため。

Strategy for Future Research Activity

２０２１年度はまず昨年度実施したガンマ線照射試験の結果を検討する。一部先行して結果を検討したところでは１ＭＧｙ程度までで壊れてしまったトランジスタが見つかっている。これについては放射線損傷によるものなのか、別の原因に起因するもの（たとえば製造プロセスや測定手法など）なのか検討をする。原因がはっきりしない場合は再度試験も検討する。この結果を見て今回のTSMC社65nmCMOSプロセスを用いるか、別の製造プロセスでトランジスタを作成するか決定する。どうしても原因が不明であれば一旦立ち止まりこの研究自体の中止することも検討する。

Causes of Carryover

研究実施計画に記載したように、まずは過去に作成したASICを再利用して今後作成する素子サイズの組み合わせを絞り込む評価を実施している。このガンマ線照射試験は所属機関の研究者と相乗りで実施できたため費用はかからなかった一方、相乗りで実施するため照射試験の実施時期が年度末までずれたため。次年度は照射試験後のサンプルを測定し特性評価する。そしてASIC設計、可能であれば製造まで実施したい。